提高取樣(Up-Sampling)

為了使類比端的低通濾波器更好設計，我們通常會先在數位端做提高取樣的動作。

提高取樣可分為兩個步驟，首先將數位訊號依照超取樣因子(over-sampling factor)在訊號 點之間補零，接下來再透過數位低通濾波器濾波，如此便可提高訊號的取樣頻率，本論 文的數位低通濾波器我們使用平方根升餘弦(square root raised cosine, SRRC)濾波器，如 圖 3.9 與圖 3.10 所示，為超取樣因子等於 4 的平方根升餘弦濾波器。

QPSK Mapping IFFT Add CP Amplitude Clipping

Over-sampling SCS DACDAC RFRF

23

圖 3.9 時域平方根升餘弦濾波器

圖 3.10 頻域平方根升餘弦濾波器

一般來說，數位濾波器的硬體架構有以下三種[10]，如圖 3.11 所示。圖(a)為最常見 的架構，但是有最長的關鍵路徑(critical path)，濾波器係數越多其關鍵路徑越長，此為 其缺點。而圖(b)雖然重要路徑較短，但卻有扇入(fan-in)太大的缺點，需要較大的驅動能

SRRC(time domain): over-sampling factor=4

alpha=0.2

SRRC(frequency domain) : over-sampling factor=4

alpha=0.2 alpha=0.5 alpha=0.8

24

圖 3.11 (a) 直接型式， (b) 轉置型式 ，(c) 混合形式

由於提高取樣的輸入訊號的性質，我們可以將訊號補零的部分與係數相乘的乘法器 省略。假設超取樣因子為N ，我們可以將原本的係數拆成N 組，亦即有N 組子濾波器 (sub-filter)，而形成一多相位(poly-phase)濾波器，如圖 3.12 與圖 3.13 所示，如此只需一

個多工器選擇不同時脈週期所需要的濾波器係數，所使用的乘法器可降為原本 1

N ，關 鍵路徑也因此縮短，由於圖 3.13 的每個子濾波器的係數較少，我們可以直接使用圖(a) 的架構即可，這就完成提高取樣的硬體架構了。

25

圖 3.12 多相位濾波器概念圖

圖 3.13 多相位濾波器架構圖 3.3.2 振幅裁切(Amplitude Clipping)

在訊號進入 SCS 拆解成兩個固定波包訊號前，我們要先定義出最大振幅A ，如果_m 訊號振幅大於A ，因為我們使用的 SCS 為 IQ 法，會造成計算錯誤訊號的根號內有負值，_m

SCS 運算會發生問題，所以我們需要先對振幅超過A 的訊號做處理。另外，由於我們_m 計算錯誤訊號時使用多項式內插法(下一小節 3.3.3 會再做說明)，為了減少儲存係數，

必須將內插曲線規範在一個限定範圍內，因此也需要定義一個振幅最小值a 。在此我們_m 的方法為直接將訊號的振幅做縮減到一定的範圍內，如(3.9)所示。振幅大於A 則保留訊_m

26

27

圖 3.15 範圍(Segment)判定區塊架構圖

圖 3.16 二分法線性逼近架構圖

算出訊號振幅之後，經由比較器判別振幅是否大於A 或小於_m a ，如果沒有則不做_m 任何動作就將原本的訊號輸出，反之則將處理過的訊號輸出。訊號處理前要先求出訊號 角度，我們以 CORDIC 向量模式來實現此區塊，接下來再將純量的振幅旋轉前一步驟所 求出向量訊號的角度，此處需使用到 CORDIC 旋轉模式，旋轉完後即得到我們要的訊 號。

28

3.3.3 訊號拆解器(Signal Component Separator, SCS)

在 2.2.2 我們有提到，SCS 的實現主要有相位法[15]以及 IQ 法[16]，其方塊圖如圖 3.17 與圖 3.18。由於相位法需要多次的角度運算與旋轉，以及除法和反正弦(Arcsine)運 算。因此在本論文中，我們以 IQ 法做為基本的架構。

圖 3.17 SCS:相位法方塊圖

圖 3.18 SCS:IQ 法方塊圖 Polar

Converter

Scalling

arcsin

Phase Calculator

Polar to IQ

Polar to IQ

SQRT

MULT

ADD/SUB

29

由圖 3.18 可知，為了求出錯誤訊號，我們需要除法器以及開根號，這都是在硬體時 做我們想避免的。因此我們想簡化求出錯誤訊號的區塊。我們將錯誤訊號的根號項稱作 錯誤因子(error factor)，其數學式表示如下

2

1000 OFDM symbols (Nfft=32)

30

31

經過改良後，我們的 SCS 架構如圖 3.22 所示，由(3.11)可知，在進入多項式內插前，

仍需求出訊號振福，這部份我們於 3.3.1 已提到，可以使用二分法線性逼近來完成，避 開了乘法器與開根號的使用，僅需簡單的移位器與加法器。而錯誤因子我們使用多項式 逼近，需要用到乘法器與少量的記憶空間儲存係數，取代了原本複雜的除法器以及開根 號。最後再將我們求到的錯誤因子與訊號相乘並做加減法的處理，如此就完成了我們 SCS 的架構設計。

圖 3.22 SCS :改良後的 IQ 法方塊圖

3.3.4 前導訊號 (Preamble)

圖 3.23 前導訊號

前導訊號主要用來做接收端的同步處理，需要根據目的及演算法的不同，來訂定出 符合要求的前導訊號，本論文的前導訊號為參考 802.11a 的規範[9]後自訂。如圖 3.23 所 示本論文使用的前導訊號包含六個週期的短訓練符元(training symbol)，每個週期的短訓 練符元包含 8 個符元長度，主要利用其重複性，來進行封包偵測以及粗略頻率偏移估測。

接在後面的為長訓練符元，每個週期的長訓練符元包含 32 個符元長度，長訓練符元前

32

會加一段 CP，長訓練符元主要用來做符元起點估計以及精細頻率偏移估計。最後，為 了做通道估測時避免兩根天線互相干擾，我們將 SCS 拆開後的兩個長訓練符元在不同的 時間傳送，並於接收端將拆開後的長訓練符元相加並還原，如此便可有效估測出兩根傳 送天線所產生不同的通道效應。

3.4 接收機設計

圖 3.24 接收機架構方塊圖 3.4.1 降低取樣(Down-Sampling)

在降低取樣之前，我們會先將訊號經過平方根升餘弦濾波器，目的是為了與傳送端 提高取樣時的濾波做匹配，兩端濾波的效應合成即為升餘弦(Raised Cosine, RC)濾波器，

也能將訊號頻寬外的雜訊濾掉。接下來才降低取樣頻率，根據降取樣因子M ，我們只

需每M 個時脈週期輸出一個訊號，為了節省乘法器的使用，我們可利用 3.3.3 提高取樣 所提到的多相位濾波器的概念，將濾波器拆成M部分， M個時脈週期驅動一次訊號移 位暫存器，且一次移動M 個暫存器的位置，與提高取樣不同的是最後要將M 個子濾波 器輸出結果相加，得到輸出結果，本論文的M 定義為 4。架構圖如下 3.25 所示。

Packet Detection Coarse CFO Est. Fine CFO Est.

Symbol Timing Remove CP

FFT

Channel Estimation

MZF Detection

Down-sampling

ADCRF

33 隔為 8(定義為 D)，當訊號通過時，兩個視窗就互相做相關性(correlation)運算，其數學 式如下

34

35 面的 FFT。一般來說符元起點估計的做法，都是利用匹配濾波器(matched filter)，將接收 到的訊號與已知的前導訊號做匹配，其數學表示如下

36

而我們選用來匹配接收訊號的前導訊號取自短訓練符元區塊的最後八個取樣點與 長訓練符元區塊的最前面八個取樣點，因為這兩組前導訊號的相關性不大，有較為明顯 的界線，會更容易偵測出符元起點的位置。在此我們採用 3.3.2 介紹過的混合形式的匹 配濾波器，以有效的降低關鍵路徑之長度，並在輸出的地方比較並記錄最大值的位置 (index)，如圖 3.29 所示，這就完成了我們符元起點估計的硬體架構了。

圖 3.29 符元起點估計架構圖

3.4.4 頻率偏移估計與補償 (Frequency Offset Estimation/Compensation)

傳送端與接收端的震盪器(crystal oscillator)頻率通常不會相同，若不進行頻率偏移 補償，將使子載波間的正交性被破壞，造成子載波間的相互干擾，而對系統效能造成嚴 重的影響。本論文使用[9]之頻率偏移估計的方法，主要是利用前導訊號的週期性特性(令 週期為 D)，對兩個時間不同但數值相同的複數訊號而言，當有頻率偏移時，兩點會因 為時間的差異而產生一相位差，於是由已知間距是 D，因此可以容易估算出傳送端與接 收端的頻率偏移。

假設傳送的時域基頻訊號為s ，載到載波上的訊號為_n y ，則傳送端的訊號可以表示_n 如下

2 _{tx s} j f nT

n n

y s e ^ (3.16) 其中，f 為傳送端的載波頻率，_tx T 為每個子載波的取樣週期，而接收端將射頻訊號降到_s

37

38

圖 3.30 頻率偏移補償方塊圖

圖 3.30 中，粗估(Coarse Estimation)與細估(Fine Estimation)兩區塊分別是由短訓練 符元長訓練符元估出的旋轉角度，而細估區塊的輸出，必須等長訓練符元經由 CORDIC 旋轉粗估區塊所產生的角度之後，才能由細估區塊計算出細估的旋轉角度，並與粗估的 旋轉角度相加之後，算出所需要旋轉的總角度。有關 CORDIC 的硬體設計，可參照 3.2.2。

接下來則是頻率偏移估計的硬體設計。由(3.18)，我們可以將硬體架構可表示如圖 3.31。

圖 3.31 Coarse/Fine Estimation 硬體架構圖

其中 D 在粗略估計時為 8，在細估計時為 32。角度的求取利用 CORDIC 向量模式得到，

至於D的方塊，因為D是 2 的次方，所以只需要一個移位器即可。而角度累加(Angle Accumulator)區塊為一固定角度的累加器，其功能為對每個取樣值旋轉固定角度的倍數，

其架構如下

Fine Estimation Coarse

Estimation

CFO Compensation

Angle Accumulator Generator

39

圖 3.32 Angle Accumulator 架構圖

上圖中的輸入只是一個最小的旋轉角度a，給第一個輸入的取樣值做旋轉，而之後的旋

40

由於本論文的偵測方法使用 MZF 偵測，因此我們得到兩根天線的通道係數後，再 做 MZF 通道係數的運算(2.23)，由[8]可知道，參數在 0.7 倍左右的最大振幅效能最好，

我們選擇相差不多的 0.75，如此可以用移位器取代乘法器的使用。運算完後將通道係數 存在記憶體中，當後端的訊號等化要執行時，就直接將通道係數輸出給 MZF 等化器作 運算，進而解決訊號延遲的問題。通道響應估測的硬體架構如圖 3.33 所示。

圖 3.33 通道響應估測架構圖 3.4.6 MZF 偵測 (MZF Detection)

訊號等化部分，我們利用 3.4.5 通道估測得到要用來做 MZF 偵測的通道係數做處理，

因為我們使用 OFDM 技術傳輸，訊號的等化可簡化為對每個子載波分別做處理，也就 是說通道效應對頻域上每個子載波可視為平緩衰減(flat fading)，如此我們只需把相對應 子載波位置的通道效應除掉，即可完成訊號的等化。由於通道效應為複數，訊號等化的 數學表示式如下

x x a bi

a bi a bi a bi

  

   (3.23) 架構如下圖 3.34 所示

圖 3.34 訊號等化架構圖

41

由上圖可知，我們仍需要一個除法器，而此除法器是無法避免的，在此我們使用的除法 器為恢復式除法(restoring division)[19]，概念上與直式除法相同，接下來我們以一個簡 單的範例做說明，可以更容易理解。假設我們所要得到的商數整數位元為 5，小數位元

Ans. 01001.101 9.625



42

四、模擬 4.1 系統效能模擬

本論文中的 LINC-OFDM 系統模擬使用 SUI[20]的相關通道模型，產生不同的相關 係數(correlation coefficient) 之衰落通道(fading channel)，系統的參數設定如表 4.1 所示。

其中訊號拆解器參數A 我們設定為四倍標準差，因此系統中的 PAPR 值即可被限制在_m 6dB 以內。

表 4.1 LINC-OFDM 系統模擬環境參數

表 4.1 LINC-OFDM 系統模擬環境參數