針對 CORDIC 演算法，我們以 Matlab 模擬了圖 5.6 及圖 5.7 兩張圖，代表隨著遞 迴次數的增加，由向量模式所求出的角度誤差或旋轉模式所旋轉後的向量誤差會越來越 小，也就是說遞迴次數越多，CORDIC 演算法越準確。但是在硬體設計面積與時序的考 量上，我們不希望遞迴次數太多，由圖 5.6 及圖 5.7 可觀察到，當遞迴次數在 8 以後，
CORDIC 演算法兩種模式的 MSE 曲線下降會趨於平緩，我們因此根據模擬的結果將遞 迴次數定為 8，在遞迴次數為 8 的情況下，如果使用平行架構，需要較長的時間才能完 成動作，會造成最大操作頻率下降，若使用遞迴架構，則需要多個時脈週期才能完成，
造成過多的訊號輸出延遲，增加了模組間時序控制的麻煩。因此在章節 3.2.1 有提到，
我們將 CORDIC 架構結合圖 3.2 的遞迴架構與圖 3.3 的平行架構，以此來兼顧面積與時 序的考量。
圖 4.7 MSE of CORDIC Vector mode
1 2 3 4 5 6 7 8 9 10 11
10-5 10-4 10-3 10-2 10-1 100
number of iteration
MSE (radius)
CORDIC: vector mode
48
圖 4.8 MSE of CORDIC Rotation mode
接下來，我們將振幅裁切做定點模擬，振幅裁切要將訊號經過式(3.9)的運算處理，
振幅最大值如前所述我們設定為訊號的四倍標準差，於章節 3.3.5 我們有提到，求取錯 誤訊號時我們使用到多項式內插，考量到硬體的面積，需要將訊號振幅定一個下界，因 為振幅太小會造成式(3.11)錯誤因子的動態範圍變很大，所需要用來儲存訊號的位元數 以及多項式內差的係數組數都會變多。因此我們訂定了一個振幅的下界值 0.1，圖 5.8 即表示加上這個振幅下界的限制後對系統效能造成的影響，我們可以觀察到這個界線並 未對效能產生顯著的影響。圖 5.9-圖 5.11 則為振幅裁切前後的浮點數運算與定點數運算 的星狀圖。
1 2 3 4 5 6 7 8 9 10 11
100 101 102 103 104 105
number of iteration
MSE (amplitude)
CORDIC: rotation mode
49
圖 4.9 LINC-OFDM 系統效能: Amplitude Clipping
圖 4.10 傳送端原始訊號星座圖
LINC-OFDM-MZF (Amp. Clipping)
-4 -2 0 2 4 Before amplitude clipping
50 近似誤差比(Signal to Approximation Error Ratio)，透過適當的設計調整，我們最後將錯 誤因子曲線分成六部分，每個部份皆以一個二皆多項式逼近，最後我們將訊號與近似誤
After amplitude clipping(Ideal floating point)
-1.5 -1 -0.5 0 0.5 1 1.5
after amplitude clipping(fixed-point)
51
Signal to Approximation-error ratio (dB)
[0.1,Am]
SCS output : Ideal floating-point simulation
-2 -1 0 1 2
SCS output : Approximation & fixed-point simulation
52
最後，我們將整個 LINC-OFDM 系統做定點模擬，以了解定點數運算對整個系統效 能造成的影響。定點模擬主要將所有浮點數轉換成定點數，定點設計的重點在於盡量將 位元數降低但效能下降要控制在容許的範圍內，在硬體設計時再對每個訊號根據所設定 的位元數做轉換。圖 4.16 為浮點數模擬與定點數模擬的系統效能比較。
圖 4.16 LINC-OFDM 之浮點與定點模擬
0 5 10 15 20 25
10-3 10-2 10-1 100
SNR(dB)
SER
LINC-OFDM-MZF (floating point) LINC-OFDM-MZF (fixed point) LINC-OFDM-MZF CFO (floating point) LINC-OFDM MZF CFO (fixed-point)
53
五、FPGA 實現與測量 5.1 平台介紹
圖 5.1 完整平台
本篇論文所使用的硬體平台如圖 5.1 所示，此平台可分為三個部分，包含了 FPGA 開發板、RF 模組以及 DSP 開發板。圖 5.2 為連結介面，表示開發板或模組連結時所使 用的連結介面種類。DSP 開發板為 AVNET S6OMAP，由於 DSP 開發板在本論文僅用來 將 FPGA 開發板上接收機偵測後的訊號傳送至電腦，再以 Matlab 讀檔繪出訊號的星座 圖方便觀察，因此不多加敘述。接下來將針對 FPGA 開發板以及 RF 模組分別作介紹。
圖 5.2 連結介面
54
FPGA 開發板如圖 5.3 所示，主要包含了 Xilinx FPGA(Spartan6 XC6SLX150)、DAC (AD9763)、ADC(AD9238)，其中 DAC 為 10 位元的轉換，ADC 為 12 位元的轉換，時 脈來源則來自於開發板上的震盪器，震盪頻率為 80MHz，為了產生其他頻率的時脈，
我們使用了 Xilinx IPcore 來進行除頻的動作。如圖 5.2 所示，FPGA 與電腦透過 JTAG 連結，可進行電路下載與燒錄，或者在電路運作時以 ChipScope 觀察內部拉線的訊號，
另外，開發板上有一 PCI 插座(socket)，用來連接 FPGA 開發板以及 RF 模組。
圖 5.3 FPGA 開發版
55
RF 模組如圖 5.4 所示，RF 模組使用了 MAXIM 的 Max2837，此模組為 2.3GHz 到 2.7GHz 的射頻收發機，包含了兩組傳輸通道，可以用來實現本篇論文 2x1 無合成器之 LINC-OFDM 系統。模組相關的參數設定由 FPGA 開發板控制，如前所述，FPGA 開發 板與 RF 模組透過 PCI 介面連結。當電路開啟後，FPGA 開發板會先將 RF 模組的所有 參數先設定好，資料要在參數設定好之後才能正確地由 FPGA 開發板通過 RF 模組傳送。
圖 5.4 RF 模組
5.2 FPGA 實現
5.2.1 LINC-OFDM 傳送機實現
我們所設計的傳送機 RTL 架構如圖 5.6 所示。除了章節 3.1 所提到傳送機相關的模 組，我們還需要額外 RAM 當作訊號處理前的緩衝區，以及控制電路來控制所有模組的 操作時序。控制電路主要用來控制訊號的發送順序，訊號傳送一開始要先將 ROM 裡面 儲存的前導訊號依序送出，接下來才送資料，實際控制電路需要兩組，如圖 5.5 所示，
第一組處理 SCS 前傳送訊號的排序，第二組主要用來處理 SCS 以後估測通道效應所使 用長訓練符元的交錯傳送。
56
圖 5.5 傳送機控制狀態
圖 5.7 為傳送機的 mapping-report，從此報告中我們可以了解接收機總共使用了多少 FPGA(Spartan6 XC6SLX150)的資源。圖 5.8 為接收機的 timing-report，代表經過合成以 後的時序報告，可以讓我們粗略知道合成電路的最大操作頻率，但此階段的報告並不考 慮電路繞線後所造成的線路延遲，若將此因素考慮進去計算，即為此電路的 static timing，
如圖 5.9 所示，我們可以發現加了繞線的延遲後，static timing 的最大操作頻率確實比 timing-report 小。
57
圖 5.6 傳送機 RTL 架構圖
58
圖 5.7 傳送機 mapping-report
59
圖 5.8 傳送機 timing-report
圖 5.9 傳送機 static timing
接下來我們針對傳送機做 RTL 模擬，模擬方法如圖 5.10 所示，傳送機電路經由 Xilinx ISim 模擬器執行模擬，然後將結果寫到檔案，並經由 Matlab 的浮點數運算的接收機進 行處理，最後察看結果，我們假設傳送機送出的訊號並未經過通道和雜訊的干擾，結果 如圖 5.11 所示，由於傳送機的訊號經過定點數運算與近似運算，造成接收機偵測後訊號 的星座圖會有稍微散開的現象。
圖 5.10 傳送機 RTL 模擬測試
60
圖 5.11 RTL 模擬: 傳送機
5.2.2 LINC-OFDM 接收機實現
我們所設計的接收機 RTL 架構如圖 5.12 所示，圖 5.13 為 mapping-report，圖 5.14 及圖 5.15 則分別為 timing-report 與 static timing。接收機一樣需要一個控制電路以及 RAM 當緩衝的儲存空間。控制電路主要用來控制同步模組的運作時間，如封包偵測後，要進 (ping-pong buffering)的架構，將 RAM 一分為二，如圖 5.16 所示，讓訊號的讀取以及寫 入可以同時進行。
61
圖 5.12 接收機 RTL 架構圖
62
圖 5.13 接收機 mapping-report
63
圖 5.14 接收機 timing-report
圖 5.15 接收機 static timing
圖 5.16 ping-pong buffering
接下來我們針對接收機做 RTL 模擬，模擬方法如圖 5.17 所示，傳送機訊號我們由 Matlab 浮點數運算產生，並寫入檔案，讓接收機電路經由 Xilinx ISim 模擬器讀檔進行 模擬，然後再將結果寫到檔案，並經由 Matlab 讀檔觀察結果，為了瞭解接收機各個同 步模組是否正常運作，我們加入了多路徑通道以及頻率偏移效應，假設通道路徑為 3 且
64 (download)到 FPGA 開發板上，為了操作方便，傳送訊號位元我們直接存在 FPGA 的 ROM 上，封包要開始傳送時再去讀取。觀察的工具則包含了 Xilinx 電路設計軟體上的 Chip-
65
DSP 開發板，透過該平台將訊號讀取至電腦，再直接用 Matlab 畫出星狀圖觀察，由於 DSP 開發板並非本論文重點，在此並不多加敘述。在此為了與 DSP 模組的速率配合，
我們將操作頻率設定為 5M(提高取樣前)與 20M(提高取樣後)，此頻率皆小於傳送機與接 收機電路的最大操作頻率。
首先為傳送機訊號觀測，我們將傳送機的訊號經由 RF 模組打出，將兩根天線的訊 號由電纜(cable)分別接至接收機，並由接收機 RF 模組降頻處理，如圖 5.19 所示，我們 在此以 ChipScope 觀察訊號，確定訊號通過 RF 模組的升頻與降頻後的可順利接收後再 做天線的傳輸，圖 5.21 與圖 5.22 顯示傳送的訊號，我們可以看到兩天線所送的訊號在 封包中間皆有一段區域不送訊號，該區域是為了估測到兩個通道響應而使訊號交錯的傳 送，意即有一根天線送訊號，另一根則不送。接著我們將電纜換上天線，使用兩根天線 打出訊號，讓訊號在空氣中自行結合，再由一根天線收回，如圖 5.20 所示，我們由圖 5.23 可以觀察到原本兩根天線所打出的訊號皆有一段前導訊號不送資料，訊號在空氣中 結合收回後，兩天線用來估測通道效應的前導訊號區塊產生互補而將空區塊填滿。
圖 5.19 傳送機電纜測試
圖 5.20 傳送機天線測試
66
圖 5.21 傳送機 TX1 訊號(Cable)
圖 5.22 傳送機 TX2 訊號(Cable)
67
圖 5.23 傳送機訊號(Antenna)
接下來為接收機部分，圖 5.24 為傳送天線與接收天線的擺設位置。圖 5.25 為接收 機控制模組的旗幟(flag)訊號，由此圖我們可以瞭解各同步模組是否運作，以及其運作的 時間點。圖 5.26 為訊號經過 MZF 等化器偵測後的星狀圖，此圖與圖 5.18 及圖 5.11 的 RTL 傳送機與接收機的模擬比較，星座圖散開的程度大很多，但此現象其實是可以預見，
因為經由天線將訊號以電磁波的形式送出，通道狀況與相關性並非我們所能控制，另一 個因素為 RF 模組上類比元件的不穩定性以及其所造成的非理想效應(impairment)，例如 IQ 失調(imbalance)、混頻器(mixer)所產生的相位雜訊、DC 偏移(offset)..等等，都會對系 統的效能造成影響。
68
圖 5.24 天線擺設位置
圖 5.25 接收機控制模組 flag 訊號
69
圖 5.26 接收機偵測訊號星座圖
-0.5 0 0.5
-0.5 -0.4 -0.3 -0.2 -0.1 0 0.1 0.2 0.3 0.4 0.5
Quadrature
In-Phase Scatter plot
70
71
篇論文的接收機實現著重在前端的同步處理，訊號偵測部分僅使用 MZF 等化器，如前 所述，無合成器之 LINC-OFDM 的效能受到兩根傳送天線的通道相關性影響甚大，[8]
提出了一個具編碼之 LINC-OFDM 系統，可以有效的解決的通道相關性較低時的問題，
未來可以考慮將此系統實現。
72
參考文獻
[1] D. C. Cox, “Linear Amplification with Nonlinear Components,” IEEE Transactions on Communications, Vol. 22, pp. 1942- 1945, December 1974.
[2] Birafane, A., Kouki, A.B., “Sources of linearity degradation in LINC transmitters for hybrid and outphasing combiners,” Electrical and Computer Engineering, Vol. 1, pp.547-550, May 2004
[3] F. H. Raab, P. Asbeck, S. Cripp et-al., “RF and Microwave power amplifier and technologies,” Summit Technical Media, LLC, November 2003
[4] D. M. Pozar, Microwave engineering, NJ: Wiley, pp. 318-323, 2005
[5] Abdelaal, M.M.: “LINC based amplifier architectures for power efficient wireless transmitters,” Ph. D. Thesis, 2009, Ecole Polytechnique (Montreal, Canada).
[6] S. Ali, B. Adebisi, G. Markarian and E. Arikan, “Signal combining in LINC amplifier using Alamouti codes,” Electronics Letters, Vol. 46, No. 18, September 2010
[6] S. Ali, B. Adebisi, G. Markarian and E. Arikan, “Signal combining in LINC amplifier using Alamouti codes,” Electronics Letters, Vol. 46, No. 18, September 2010