51
前面 4.1 節的 ADB 設定演算法，使用由下而上的流程對時脈樹中各緩衝器作 ADB 的設定，其步驟如下所述：
第一步驟：將分支緩衝器的延遲時間區間依最小延遲時間以遞增的方式排列到 區間列表(interval list)中。
第二步驟：將區間列表中所有延遲時間區間作區間合併運算(Interval merging
operation)
第三步驟：將組合的延遲數值分佈至各分支緩衝器中(Delay distribution)
第四步驟：將分支緩衝器的指定延遲數值更新成 ADB 可調的延遲數值範圍中不 連續的延遲數值(Delay refinement)
本章節所提出的改良的 ADB 設定演算法，與 4.1 節所述的 ADB 設定演算法大致 相同，唯一相異處在於改良的 ADB 設定演算法在第二及第三步驟中，移除延遲時間 的限制條件。換言之移除了在判斷式，(uL＋Di)
LAT
max，之限制條件。經過這四個 步驟的改良的 ADB 設定演算法後，如圖 5-2 所示，設定的差異界限為 5，在模式 1 下，時脈差異從 5.5 改良為 5，使時脈差異滿足差異的限制條件。然而在模式 2 下，如圖 5-3 所示，由於 ADB 可調的延遲數值範圍的延遲數值之上限為延遲數值，3.5，
因此在 B3為根的子樹上作 ADB 設定時，無法指定適當的延遲數值，4.5，於 ADB2 上，時脈差異仍為 5.5，於模式 2 下時脈差異的補償失敗。若要符合差異的限制條件，
必須擴充 ADB 可調的延遲數值範圍中的延遲數值之上限以達到此目的。
52
FF5 FF6 FF4
FF3 FF2
FF1 FF7 FF8 FF9 FF10 FF11 FF12
B1
B2
B3
B4 B5 B6 B7
B8 B9 B10
最後延遲時間 10 13 9.5 11.5 11.5 14.5 10 14 10 11 10.5 11.5 ADB1=+3.5
ADB2=+3.5
ADB3=+2.5
ADB4=+1.5
[9.5 , 14] 功率模式 1
初始延遲時間 3 6 6 8 8 11 10 14 6 7 8 9 ADB 可調的延遲數值範圍：
延遲 = +1.5 延遲 = +2.5 延遲 = +3.5 延遲= 0
圖 5-2 模式 1 下改良的 ADB 設定及各正反器的延遲時間
c
FF5 FF6 FF4
FF3 FF2
FF1 FF7 FF8 FF9 FF10 FF11 FF12
B1
B2
B3
B4 B5 B6 B7
B8 B9 B10
最後延遲時間 10.5 12.5 11.5 12.5 9.5 13.5 10 15 9.5 12.5 10 12 ADB1=+3.5
ADB2=+3.5
ADB3=+2.5 [9.5 , 15]
初始延遲時間 7 9 8 9 6 10 10 15 6 9 4 6 ADB 可調的延遲數值範圍：
延遲 = +1.5 延遲 = +2.5 延遲 = +3.5 延遲= 0
功率模式 2
圖 5-3 模式 2 下 ADB 的設定及各正反器的延遲時間
53
第六章 實驗結果
在本篇論文的實驗中，使用的電腦的中央處理器為 AMD Sempron(tm) Processor 3000+ 1.61GHz，記憶體為 2GB，使用模擬的程式語言為 C/C++，程式撰寫的工具為 Dev-C++之開發軟體平台。本篇實驗讀入的測試輸入檔共有六組，分別為電路 01、電 路 02、電路 03、電路 04、電路 05 及電路 06，其對應的時脈端點數量分別為 32、64、
96、128、160 及 192 個節點。此外這六組測試檔分別執行在不同數量的功率模式下，
測試檔的資訊如下表 6-1 所示。
表 6-1 測試檔資訊
測試檔 電路 01 電路 02 電路 03 電路 04 電路 05 電路 06 端點數量 32 64 96 128 160 192 緩衝器數量 20 42 66 89 113 134
功率模式數量 2 2 3 3 4 4
藉由在六組測試檔中分別使用我們的方法和 Lim 的方法做比較，表 6-2 分別顯示 最小化的 ADB 數量、ADB 最大的延遲數值、ADB 延遲數值總和及時脈樹所有端點 的平均延遲時間。透過將 ADB 最大的延遲數值和 Lim 的結果做比較，可發現我們的 方法所使用的最大延遲數值較小。由於 ADB 指定的最大延遲數值越大，其佈局面積 也越大，因此在不考慮其他因素下，指定延遲數值越大的 ADB 在電路中所佔用的電 容面積也將越大。比較我們的方法和 Lim 的方法，我們的方法在平均上減少了 8.6%
的佈局面積。另一方面，在 ADB 的數量上，我們的方法使用較少的執行時間達到相 同的結果。此外我們的方法在平均上比 Lim 的方法減少了 5.5%的平均延遲時間。
54
表 6-2 ADB 的數量及 ADB 指定最大的延遲數值之比較結果
電路
(#FFs/#Bufs)
初始的
時脈樹
Lim 的最佳化演算法
我們的演算法平均 延遲時間
(ps)
#ADBs
ADB 最大延遲
數值(ps)
ADB 延遲數值
總和(ps)
平均 延遲時間
(ps)
執行 時間 (s)
#ADBs ADB 最大延遲
數值(ps)
ADB 延遲數值
總和(ps)
平均 延遲時間
(ps)
執行 時間 (s) 電路01
(32/20)
模式 1 32.72(100%) 10 30(100%) 184(100%) 48.81(149.2%) 0.01
10 27(90%) 163(88.6%) 46.63(142.5%) 0.01 模式 2 31.78(100%) 11 31(100%) 175(100%) 49.00(154.2%) 11 28(90.3%) 154(88.0%) 46.59(146.6%) 電路02
(64/42)
模式 1 27.33(100%) 21 27(100%) 323(100%) 48.56(177.7%) 0.03
21 25(92.6%) 293(90.7%) 46.77(171.1%) 0.02 模式 2 36.53(100%) 19 34(100%) 294(100%) 48.45(132.6%) 19 32(91.4%) 270(91.3%) 46.89(128.4%)
電路03 (96/66)
模式 1 31.06(100%) 31 36(100%) 454(100%) 48.56(156.3%) 0.08
31 33(91.7%) 403(88.8%) 46.78(150.6%) 0.06 模式 2 33.17(100%) 32 29(100%) 369(100%) 48.41(145.9%) 32 27(93.1%) 325(88.1%) 46.65(140.6%) 模式 3 32.65(100%) 32 30(100%) 378(100%) 48.93(149.9%) 32 29(96.7%) 337(89.2%) 47.56(145.7%)
電路04 (128/89)
模式 1 31.73(100%) 38 35(100%) 562(100%) 48.77(153.7%) 0.15
38 32(91.4%) 493(87.7%) 46.93(147.9%) 0.11 模式 2 31.08(100%) 42 35(100%) 667(100%) 48.59(156.3%) 42 33(94.3%) 606(90.9%) 46.75(150.4%) 模式 3 31.75(100%) 41 36(100%) 565(100%) 48.62(153.1%) 41 33(91.7%) 506(89.6%) 46.67(147.0%)
電路05 (160/113)
模式 1 29.55(100%) 53 35(100%) 765(100%) 48.52(164.2%)
0.25
53 31(88.6%) 697(91.1%) 46.88(158.6%)
0.18 模式 2 32.51(100%) 50 37(100%) 700(100%) 48.67(149.7%) 50 32(86.5%) 616(88.0%) 46.76(143.8%) 模式 3 32.74(100%) 57 37(100%) 772(100%) 48.78(149.0%) 57 33(89.2%) 688(89.1%) 46.63(142.4%) 模式 4 32.08(100%) 52 35(100%) 686(100%) 48.78(152.1%) 52 32(91.4%) 600(87.5%) 46.84(146.0%)
電路06 (192/134)
模式 1 31.12(100%) 67 36(100%) 827(100%) 48.83(156.9%)
0.36
67 32(88.9%) 767(92.7%) 47.87(153.8%)
0.25 模式 2 30.43(100%) 55 36(100%) 858(100%) 48.59(159.7%) 55 33(91.7%) 780(90.9%) 46.91(154.2%) 模式 3 30.73(100%) 66 33(100%) 851(100%) 48.84(158.9%) 66 33(100%) 796(93.5%) 47.57(154.8%) 模式 4 29.48(100%) 65 36(100%) 879(100%) 48.7(165.2%) 65 33(91.7%) 816(92.8%) 47.59(161.4%)
55
第七章 結論
隨著科技的進步，資料傳輸速度不斷的提升，使時脈頻率在電腦系統中的動作越 來越頻繁。現今的設計趨勢主要使用同步化電路設計，使電路中所有元件能夠在系統 內部維持資料傳輸的正確性，且可滿足運算速度上的需求。然而隨著時脈系統的演進，
時脈差異的問題也越來越受到重視。由於功率消耗的問題已是相當重要的課題之一，
多電壓模式設計的出現解決了功率消耗的問題，同時滿足電路中各種不同效能的需求。
然而不同的功率模式使得時脈差異的問題越來越嚴重，因此在多電壓模式下的時脈差 異問題勢必得解決。由於可調式延遲緩衝器(ADB)具有靈活設定延遲數值的特性，因 此本篇論文利用 ADB 來解決在多電壓模式下時脈差異的問題。
透過由下而上的 ADB 設定，將一般緩衝器替換成 ADB，並指定適當的延遲數值 於插入的 ADB 上，使各功率模式下時脈差異達到最小化。ADB 比一般緩衝器多了額 外的硬體成本消耗，且 ADB 指定的延遲數值越大，占用的佈局面積越多。透過由下 而上的 ADB 移除運算，將時脈樹中多餘的 ADB 移除，使 ADB 的數量達到最小化，
指定的延遲數值達到最小化，同時維持時脈差異的最佳化。
實驗結果顯示本論文提出的 ADB 演算法可使 ADB 的數量達到最小化，同時減 少額外的佈局面積及時脈樹平均的延遲時間。
56
參考文獻
[1] S. Tam, S. Rusu, U. N. Desai, R. Kim, J. Zhang, and I. Young, “Clock generation and distribution for the first IA-64 microprocessor,” IEEE Journal of Solid-State Circuits, Vol. 35, No. 11, pp.1545–1552, 2000.
[2] N. A. Kurd, J. S. Barkatullah, R. O. Dizon, T. D. Fletcher, and P. D. Madland, “A multigigahertz clocking scheme for Pentium 4 microprocessor,” IEEE Journal of
Solid-State Circuits, Vol. 36, No. 11, pp.1647–1653, 2001.
[3] P. Mahoney, E. Fetzer, B. Doyle, and S. Naffziger, “Clock distribution on a dual-core multi-threaded Itanium-family processor,” International Solid-State Circuits
Conference, pp.292–293, 2005.
[4] E. Takahashi, Y. Kasai, M. Murakawa, and T. Higuchi, “A post-silicon clock timing adjustment using genetic algorithms,” International Symposium on VLSI Circuits, pp.13–16, 2003.
[5] J. L. Tsai, D. Baik, C. P. Chen, and K. K. Saluja, “A yield improvement methodology using pre and post-silicon statistical clock scheduling,” International Conference on
Computer-Aided Design, pp.611–618, 2004.
[6] J. L. Tsai, L. Zhang, and C. Chen, “Statistical timing analysis driven post-silicon-tunable clock-tree synthesis,” International Conference on Computer-
Aided Design, pp.575–581, 2005.
[7] A. Chakraborty, K. Duraisami, A. Sathanur, P. Sithambaram, L. Benini, A. Macii, E.
Macii and M. Poncino, “Dynamic thermal clock skew compensation using tunable delay buffers,” International Symposium on Low Power Electronics and Design, pp.162-167, 2006.
[8] Y. S. Su, W. K. Hon, C. C. Yang, S. C. Chang and Y. J. Chang, “Value assignment of