式則稱化學氣相沈積（Chemical Vapor Deposition, CVD）。印刷法則是依功 能要求將金屬氧化物、玻璃黏著劑等粉末混合有機黏著劑、表面活性劑、有機 溶劑，調製成漿料，再網印於基材上形成圖形，再燒結成膜。電鍍和化學鍍係 靠電場反應，使金屬從金屬鹽溶液中析出，惟電鍍的還原能量是由外部電源提 供形成電場，而化學鍍係利加添加還原劑，使其自分解而成，但此類方式均有 大量藥劑使用，對環境而言較有影響[15]。
表3-1：被動元件薄膜的形成方式[15]
類型 方 式
真空蒸鍍 切削 光聚合反應
濺鍍 壓延軋制 放電聚合
離子鍍 化學的製膜法 蒸鍍聚合
電漿噴塗 熱分解法 -
乾式
電漿噴射 氣相反應法 -
電鍍 蝕刻 溶膠-凝膠
化學鍍 網版印刷 L-B法
濕式
陽極氧化 塗敷 -
3-1.1 薄膜電阻
薄膜電阻的製作方式通常利用濺鍍製程電阻材料電鍍於絕緣基材上，再 利用光阻與蝕刻的技術，圖案化該電阻材料以獲得預期之電阻值，其製程示意 圖如圖3-1所示。
在 材 料 的 選 用 上 ， 薄 膜 電 阻 的 原 材 料 電 阻 率 多 介 於100~2000μΩ．cm，
其成膜之片電阻值多介於10~1000Ω/square間，另在材料特性上尚須考量其電 阻溫度係數（Temperature Coefficient of Resistance, TCR），TCR即該材料 於不同溫度下之電阻變化率，通常需在100 × 10-6 /℃以下。常用於薄膜電阻 的形成方式有真空蒸鍍、濺鍍、熱分解、以及電鍍，而常用的電阻材料則包含 有單一成分金屬、合金、及金屬陶瓷三類，又以金屬陶瓷在近年來發展較為熱 門，表3-2為常用之金屬陶瓷材料整理[15]。
圖3-1：薄膜電阻製程示意圖
表3-2：常用之金屬陶瓷材料整理[15]
3-1.2 薄膜電容
金屬-絕緣-半導體薄膜電容由於是利用半導體為底電極，使得電容本身會 有寄生電阻的存在，造成元件的共振頻率降低，無法應用200MHz以以的頻率 範圍，所以高頻的應用就必須要選擇金屬-絕緣-金屬薄膜電容，MIM電容可降 低寄生電阻值，進而提高元件共振頻率，而共振頻率則是取決於介電材料的自 振 頻 率 。 相 同 於 薄 膜 電 阻 ， 薄 膜 電 容 的 電 極 也 要 考 量 其 電 阻 溫 度 係 數 (Temperature Coefficient of Resistance, TCR)，且其介電材料尚有電容溫度 係數（Temperature Coefficient of Capacitance, TCC）及介電常數（k）要考 量，其製程示意圖如圖3-2。
另外要注意的是，基材的表面粗糙度應在Ra＜0.3μm以下，若粗糙度過 高，介電層容易被下底電極的突丘（Hill Lock）穿透，形成短路或是造成崩潰 電壓過低的現象[11]。
圖3-2：薄膜電容製程示意圖
3-1.3 薄膜電感
薄膜電感製程較相似於電阻製程，但主要的設計考量在於如何降低其寄 生電容與提高元件的品質因子（Q），由於電感特性必須考慮到降低其直流阻 抗（DC Resistance, RDC），以提高Q值的需求，所以電感導線的膜厚必須要 在5~10μm之間，故製程上通常採用電鍍方式形成電感導線以符合需求。其製 程示意如圖3-3。
基材的表面粗糙度亦會影響薄膜電感的特性，尤其在高頻時，過高的表 面粗糙度容易造成雜訊的升高，造成高頻特性降低，故基材的選擇、製作、及 加工亦會影響到整個薄膜元件的效能。幾種常見的平面電感圖形設計有條狀、
環狀、曲折狀、方形螺旋狀、圓型螺旋狀等，如圖3-4所示。
圖3-3：薄膜電感製程示意圖
圖3-4：常見的平面電感圖形設計
3-2、整合式被動元件之模型架構
3-2.1 電容與電感剖面尺寸
本研究設計以整合式被動元件(IPD)製程技術為基礎，藉由與國際知名封 測大廠研發與傳統製程高相容性之整合性製程，製造被動元件常見之電容與電 感，相關剖面架構圖與結構尺寸詳細資料如圖 3-5 及表 3-3 所示。
圖 3-5： 電感器與電容器剖面圖
表 3-3： 各層尺寸高度
Layer Thickness
Glass 700 um
AlCu 1 um
Ta2O5 0.25 um
AlCu 1 um
BCB 5 um
TiCuCu 5 um
3-2.2 電感器模型
研 究 所 用 之 電 感 為 螺 旋 線 電 感 器 ， 此 電 感 器 之 優 點 為 在 較 少 層 數 使 用 下，獲得較大之電感。為了解製程與結構對此電感之影響因素，本研究利用全 波電磁模擬軟體進行電感頻率響應模擬。設計電感器之模型分別如圖 3-6、3-7 所示。
圖3-6：EM 全波模擬 3D 圖示
圖3-7：2D 電感模型
3-3、電感模擬結果比較 3-3.1 線圈圈數的影響
電感元件因為圈數越多，螺旋面積越大，對玻璃基板電容效應也愈大，而造成 插入損耗(insertion loss,IL)也越大，如圖3-8，而有效感值(Leff)隨著圈數每增加一 圈，低頻時有效電感值約增加 1 到 2nH ，且電感自振頻率會逐漸變小，這些情況
N15S10W10R30
N25S10W10R30 N35S10W10R30 N45S10W10R30 N55S10W10R30
圖3-8：線圈插入損耗(insertion loss,IL)與頻率關係圖 (0.64 nH)
(1.18 nH)
(2.07 nH)
(3.35 nH)
(5.21 nH)
0 10 20 30 40 50
Leff (nH)
Freq(GHz)
N15S10W10R30 N25S10W10R30 N35S10W10R30 N45S10W10R30 N55S10W10R30
圖3-9：線圈有效感值(Leff)與頻率關係圖 N15S10W10R30
N25S10W10R30 N35S10W10R30 N45S10W10R30 N55S10W10R30
圖3-10：線圈品質因素(Q)與頻率關係圖
3-3.2 線距的影響
N35S10W10R30 N35S20W10R30 N35S30W10R30
圖3-11：線距插入損耗(insertion loss,IL)與頻率關係圖
0 5 10 15 20 25 30 N35S10W10R30
N35S20W10R30 N35S30W10R30
圖3-12：線距有效感值(Leff)與頻率關係圖 N35S10W10R30
N35S20W10R30 N35S30W10R30
圖3-13：線距品質因素(Q)與頻率關係圖
3-3.3 線寬的影響
當線寬增加時，線圈對基底的寄生電容變大，金屬線圈電阻變小，寄生電容對 於整個元件影響性遠大於電阻，所以訊號插入損耗也愈大，如圖3-14。寬度變寬會 使線圈面積變大，因此磁通量也相對變大，與磁通量與有效感值成正比，所以相對 的有效感值(Leff)也變大；又線圈加寬後，電容效應增大，也會造成自振頻率減小的 趨勢，如下圖3-15。品質因素(Q)介於28~34之間，如圖3-16得知改變線寬，品質因 素無明顯的影響。
0 5 10 15 20 25 30
-50 -40 -30 -20 -10 0
S 21(dB)
Freq(GHz)
N35S10W10R30 N35S10W20R30 N35S10W30R30 N35S10W50R30 N35S10W70R30
圖3-14：線寬插入損耗(insertion loss,IL)與頻率關係圖
0 5 10 15 20 25 30
N35S10W10R30 N35S10W20R30 N35S10W30R30 N35S10W50R30 N35S10W70R30
圖3-15：線寬有效感值(Leff)與頻率關係圖
N35S10W10R30 N35S10W20R30 N35S10W30R30 N35S10W50R30 N35S10W70R30
圖3-16：線寬品質因素(Q)與頻率關係圖
3-3.4 電感內徑的影響
電感內徑變大造就線圈繞線變長，寄生電容也會跟著變大，所以穿透損耗也會 變大，如下圖3-17。而內徑變大將會使自振頻率也變小，可能影響因素應該是當內 徑變大後，繞線總長度變長，所引發的電感與基底之間的電容效應增加，造成電感 的自振頻率的改變，如圖3-18。調整內徑大小對整體的電感元件的品質因素大小沒 有明顯的改變，(Q)值介於29~35之間，但調整內徑時，品質因素有一特性，當內徑 較大的值其(Q)值上升斜率大，(Q)值也較尖銳，效應好，如圖3-19：
0 5 10 15 20 25 30
-60 -50 -40 -30 -20 -10 0
S 21(dB)
Freq(GHz) N35S10W10R30
N35S10W10R90 N35S10W10R150 N35S10W10R210 N35S10W10R270
圖3-17：內徑插入損耗(insertion loss,IL)與頻率關係圖
0 5 10 15 20 25 30 -200
-180 -160-140 -120 -100100120-80-60-40-20204060800
Leff(nH)
Freq(GHz)
N35S10W10R30 N35S10W10R90 N35S10W10R150 N35S10W10R210 N35S10W10R270
圖3-18：內徑有效感值(Leff)與頻率關係圖
N35S10W10R30 N35S10W10R90 N35S10W10R150 N35S10W10R210 N35S10W10R270
圖3-19：內徑品質因素(Q)與頻率關係圖
3-4、電容元件
當電容元件由低頻操作到高頻時，其等效電路如圖3-20所示，高頻時電容器除 了電容量以外還有雜散電感(Ls)及等效串聯電阻(r)存在，如方程式(3.1)所列，因為電 容量影響遠大於雜散電感及電阻，所以主要還是電容量所主導，所以電容量大，阻 抗小，又上下極板面積又與電容量成正比，所以面積大者因為阻抗小而穿透損耗小，
而有效電容值又與面積成正比。
圖3-20：電容高頻等效電路圖[16]
Zc r j Ls 1 ω j Cs
= + + ω
···(3.1)
整合式電容主要變數是面積大小去探討其損耗及電容值，而其等效電路也是仿 照電感方式去分析進行，由於構裝基板對於電容之製造除高介電材料因素之外，如 何於有限製程層數限制下，製造高容值之電感是一需要克服之問題。鑒於整合式被 動元件(IPD)製程特性所致，電路設計時通常以大電感為主，小電容為輔，電感通常 會利用結構換層或改變3D模組架構去增加其感值，因為其可利用感值範圍寬、設計 價值相較於電容大，本論文主要以電感為主要研究項目，電容器之研究不在此多加 贅述。
3-5、螺旋電感等效電路模型參數之萃取與驗證
被動元件特性與製程結構參數間之關係，可利用電磁模擬結果加以分析比對找 出對應關係，但電磁模擬費時甚多，且對於製程參數結構之系統化分析需建立起 Scalable 程式方可供設計者在設計之初及考慮其不完美效應。本即將以全波電磁模 擬結果為基礎，提出建立寬頻模型之方法。
3-5.1 等效模型推導
圖3-21為本研究根據實際電感製造結構，所建立起之等效模型，模型以Pi型結 構為主，並考慮電感器結構介質與導線於高頻時之集膚效應。[17]
圖3-21：平面螺旋電感等效電路模型[17]
其中 Ls：電感自感值。取決於電感繞的圈數。
Rs：電感器的串聯電阻，導線非理想效應所引起之能量損耗。
Cs：為螺旋線電感線圈與線圈間的耦合電容。
Cp1 與 Cp2：螺旋線對基底的寄生電容。
Rp：為元件的高頻損耗電阻值，包含集膚效應與介電質損耗效應。
以圖3-21之等效模型及電磁模擬頻率響應為基礎，推導相關公式以求取模型中 流之頻率升高時，電流在導體內流通時，因集膚效性(Skin Effect)影響並不均勻地分 佈而是集中於導体之表面。當頻率升高時，導体之表面的電流密度增加，導致導體 表面之損失增加。在高頻時，將公式(3.4)所得的Rs值代入公式(3.5)，得以萃取Rp。
( 1 )
3-23。再由ABCD矩陣來分析圖3-23之電路可得公式(3.6)與公式(3.7)[18]，由公式(3.6) 與(3.7)聯立可得以萃取Cp。
圖3-22：簡化後等效電路模型(一)
圖3-23：簡化後等效電路模型(二)
C = ω Cp
···(3.6)1 (1 11)(1 22) 12 21 2 21
S S S S
C Zo S
− − −
=
···(3.7)3-5.2 電感等效電路最佳化步驟
由上面四個步驟可得到各元件效應之初始值，再根據初始值在ADS軟體環境中 執行最佳化，而最佳化步驟為二，首先設定微調最大數值與微調最小值，最大值為 中心值再加百分之十；而最小值為中心值減掉百分之十。第二步驟設微調目標，如 圖3-24所示，將對品質因數及電感值作微調動作，並設定可允許之誤差值及頻率範 圍，即可作微調動作並得到最佳化結果如表3-4。
圖3-24：最佳化目標設定
進行最佳化目的乃是期望等效電路盡量與實際元件特性曲線圖相符，事實上存 在元件雜散效應繁多，無法完全考慮完備精確，只能視其操作使用頻率而決定此等 效電路模型是否適用，通常至少需要準確到三倍的中心頻率，此模型才堪稱適用。
圖3-25乃是ADS 環境下最佳化後所得到的等效模型數值，整理如表3-4。
圖3-25： ADS 最佳化電感等效電路模型
表3-4： ADS最佳化前後參數值 耗增益值(S11)、圖3-29反射損耗相位、圖3-30有效電感值(Leff)、圖3-31品質因素(Q) 等六張圖面進行比對探討，由各曲線圖可看出，此等效電路足以準確到 4 GHz 的
表3-4： ADS最佳化前後參數值 耗增益值(S11)、圖3-29反射損耗相位、圖3-30有效電感值(Leff)、圖3-31品質因素(Q) 等六張圖面進行比對探討，由各曲線圖可看出，此等效電路足以準確到 4 GHz 的