在這邊所看到的數位脈波寬度調變在整個數位控制系統當中的功用是將離散的訊 號轉為連續訊號，也就是將前一級數位補償電路輸出的工作週期控制訊號 d[n]轉為連續 的脈波寬度訊號 c(t)如圖 17 所示。在這邊我們探討一下 d[n]對輸出 Vout(t)的影響是什麼，
在前面的章節有提輸入電壓 Vin 於輸出電壓 Vout(t)關係由式子(2.1)表示，在數位降壓電 路的系統當中 d[n]於 D 兩者是可以相應對的如下式(2.14)，Ndpwm為數位脈波寬度調變的 位元數而 ∆d 為它的解析度，當 Ndpwm趨近於無限大時數位脈波寬度調變就等同於類比 脈波寬度調變。當得知 d[n]於 D 的關係式之後，我們可以代換過去式子(2.1)，而得到式 子(2.16)。
[ ]
圖18. 脈波工作週期解析度與輸出電壓關係圖[6]
，如此一日復一日就產生所謂的環形震盪(Limit Cycle Oscillations)造成輸出Vout(t)有 一個震盪存在。會產生這一震盪主要是因為數位脈波寬度調變的解析度 ∆d.Vin大於類比
接下來要介紹及比較幾種數位脈波寬度調變[17]的電路，第一種介紹如下圖 19 所示 為計數器模式數位脈波寬度調變(Counter Based DPWM)，它主要是由一計數器、零值偵 測、比較器及 SR 拴鎖器所組成的。它的動作原理為一開始計數器為零值經由零值偵測 會給 SR 拴鎖器的 S 端為高的準位，此時 SR 拴鎖器的輸出 Q 的訊號為高的準位。當計 數器開始累加時 Q 的訊號會維持直到計數器的值累加到跟 d[n]一樣時再經由比較器輸出 給 SR 拴鎖器的輸入 R 高的準位，此時輸出 Q 的訊號為低的準位進而達到數位脈波寬度 調變。計數器模式數位脈波寬度調變它的動作模式其實跟類比的脈波寬度調變是非常的 像的，這邊可以將計數器的輸出看成像是再類比的鋸齒波產生器一樣，使用 d[n]的值來 跟它做比較產生脈波寬度調變。在這邊可以發現這電路需要非常高的時脈以及很大的功 率消耗，舉例來說當系統頻率 FSW為 1MHz，d[n]為八位元，此時計數器的外部時脈需 要 256 MHz，故會有很大的功率消耗。
圖19. 計數器模式數位脈波寬度調變[6]
第二種介紹的數位脈波寬度調變的電路為延遲線模式數位脈波寬度調變( Delay Line Based DPWM)如下圖 20 所示，它是由一大串的延遲元件及一組多工器和 SR 拴鎖 器所組成的，其動作原理為當致能訊號為低準位時，整串的延遲元件都會為低準位，此 時電路為低功率消耗。當致能訊號為高準位時，我們可以發現這一串的延遲元件加上一 反向器形成一震盪器，電路一開始時 SR 拴鎖器的 S 端為高的準位，此時 SR 拴鎖器的 輸出 Q 的訊號為高的準位，接下來這一串的延遲元件就發揮它的功能，每延遲元件的輸
出接到多工器的輸入，等效來看多工器每一級的輸入互相都是相位偏移，當多工器的輸 入為高準位在相位移動剛好為選擇腳所選擇的輸入時，此時多工器的輸出將為高準位，
也就是 SR 拴鎖器的輸入 R 高的準位，此時輸出 Q 的訊號為低的準位進而達到數位脈波 寬度調變。我們可以發現延遲線模式數位脈波寬度調變會比計數器模式數位脈波寬度調 變擁有較低的功率消耗，因為他不需要一外部的時脈驅動，但相較之下由於它是由延遲 元件所組成的，故他對於製程或溫度的變化相當敏感，可能會造成系統頻率的漂移，除 此之外它需要非常大的晶片面積。
圖20. 延遲線模式數位脈波寬度調變[6]
第 三 種 介 紹 的 則 是 混 合 計 數 延 遲 線 模 式 數 位 脈 波 寬 度 調 變 電 路 (Hybrid Counter-Delay Line DPWM)如下圖 21 所示。它其實是結合了計數器模式和延遲線模式，
這邊可以將 d[n]位元數拆成兩部份，分別為低位元 M1-bit 及高位元 M2-bit.。M1-bit 則為 多工器的選擇腳，每當延遲元件相位移動一圈的時候 M2-bit 計數器會累加 1，M2-bit 計 數器的輸出則會和 M2-bit 做比較，進而達到脈波寬度的調變。混合計數延遲線模式數位 脈波寬度調變的電路它的功率消耗會比計數器模式還要低，它所需要的面積小於延遲線 模式，故它是介於這兩者之間。
圖21. 混合計數延遲線模式數位脈波寬度調變電路[6]
第四種介紹的是Σ∆數位脈波寬度調變電路(Σ∆ DPWM)如下圖 22 所示，它是由多 位元的Σ∆調變器加上一低解析度的數位脈波寬度調變電路，這低解析度的數位脈波寬 度調變電路可以由計數器模式或延遲線模式的數位脈波寬度調變電路來組成。可以看到 之前所提到的計數器模式數位脈波寬度調變電路需要額外高速的時脈，並且有很大的功 率消耗，而延遲線模式的數位脈波寬度調變電路則是需要很大的晶片面積，並且容易受 到製程及溫度的影響。當系統希望操作在高速及低功率消耗時則可採用Σ∆數位脈波寬 度調變電路。舉例來說這邊的低解析度的數位脈波寬度調變電路要是由計數器模式組成 的話舉例說可以由 d[n]八位元變成 dlr[n]四位元，外部的時脈可以減少十六倍，大大減少 功率消耗及晶片的面積。但必須討論的是Σ∆數位脈波寬度調變電裡面要低解析度的數 位脈波寬度調變電路要是由計數器模式來取代，也就是說解析度會從原本的八位元變成 四位元，這樣對輸出會造成很大的影響。故在低解析度的數位脈波寬度調變電路前一級 加上多位元的Σ∆調變器，我們知道Σ∆調變器其中一個主要的精神則是平均，我們則是
利用這平均的概念，將原本八位元的 d[n]經由Σ∆調變器經由多個週期之後的平均，可 以由四位元的 dlr[n]來表示。
圖22. ∆Σ數位脈波寬度調變電路[6]