第二章 文獻回顧
2-1 電子封裝技術與發展
電子封裝之目的在於將電子元件中的電力與訊號經基板的連線傳遞到 外部的其他原件，並將熱能外散，除此之外也有保護元件不受外力、環境 等因素之影響與干擾的功能。其中又可依與積體電路的遠近，分成四種不 同的層次如圖2-1 所示[15]：第一層級封裝，為積體電路晶片與封裝結構組 成模組(Electronic Module)的製程，包含晶片黏著(Die attach)、連線
(Interconnect)、與密封(Sealing)等。第二層級封裝，是指將第一層級方裝與 其他電子元件組合於電路板上，主要為利用印刷電路板與模組元件的組裝 技術，例如插件式(Pin Through Hole, PTH)和表面黏著(Surface Mount
Technology, SMT)等技術，將元件組成電路板或電路卡。第三層級封裝與第 四層級封裝則是將電路板與電路卡組合，形成次系統與系統之製程。
電子封裝第一層級中，晶片與基板間的電路導通方式主要可分為：打線 接合(Wire Bonding)、捲帶式自動接合(Tape Automated Bonding, TAB)與覆晶 接合(Flip-chip Bonding, FC)。在高端產品中，最具代表性與發展性的方式為 覆晶接合，此技術最早來自1960 年代 IBM 所發展的 C4(Controlled Collapse Chip Connection)製程[16]，其應用面積陣列(Area Array)的概念，將晶片上 的銲墊置於晶片中，再利用銲墊上形成的金屬凸塊與基板相連接，而非以
4
往打線接合的周列式連接(Peripheral Array)技術，能大幅增加接點數目。由 於晶片面朝基板直接利用錫球傳輸，訊號路徑較短，不易失真，而晶片背 面則提供良好的散熱路徑，有效解決電子產品微小化、高效能化所帶來的 衝擊，諸如散熱、I/O 數急遽增加以及較好的電性效能需求等問題。
圖 2‐1
5
封裝層級級示意圖[115]。
6
2-2 錫晶鬚的成長與影響
錫晶鬚意指鬚狀的錫結晶。錫晶體像毛髮一樣生長，而其生長是為了釋 放錫層內所累積的應力。一般而言，錫晶鬚的直徑為5~10 μm，長度能達到 數個毫米。
根據目前的研究指出，錫晶鬚的生長需要同時具備三個條件：第一為錫 原子能藉由晶界(Grain Boundary)擴散，如此便能讓錫晶鬚獲得錫原子的補 充持續成長；第二為不間斷供給的驅動力，錫層內部的壓縮應力，以不斷 生長錫晶鬚的方式來釋放，而壓應力可能來自於電鍍製程留下的殘餘應力、
熱膨脹係數(Coefficient of Thermal Expansion, CTE)的不同產生的熱應力、錫 表層氧化之體積變化與介面化合物生成的壓縮應力等，Tu 等人提出錫層內 部形成介金屬化合物造成體積的改變，產生壓縮應力[17]，由於此化學反應 即使在室溫下也能持續發生，推斷其為影響錫晶鬚生長的主要驅動力，見 圖2-2；第三為擁有穩定且與錫層表面有良好介面之保護層，對於錫、鋁等 材料其表面氧化層無疑是最好的保護層，若表面缺乏良好的保護層，該表 面將會是良好的空缺來源(Vacancy Sink)，此時若有壓縮應力產生，則錫層 內部將會因為缺乏空缺濃度梯度(Vacancy Concentration Gradient)，導致表面 整體應力釋放，不會生成錫晶鬚，如圖2-3 所示。
半導體工業對於元件的體積微縮一直是一項發展的重點，此趨勢將促使
7
後端層級封裝間距縮減。因此如何確保封裝之後接點間的可靠度，便成為 電子業當前重要的課題之一。工業界對於電子封裝材料的選擇偏向具有良 好的濕潤性、低成本、低熔點以及擁有不錯機械性質的錫基合金。因此長 久以來錫鉛合金最常被選用為接點材料；但由於鉛對人體會產生危害[18]，
基於人體健康與環境保護的考量，1996 年美國國會提出全面禁用鉛的法案 [19]，另外歐盟也明文規定 2004 年以前逐漸去除含鉛及其他有毒材料的使 用[20]。然而在無鉛銲錫封裝中，純錫或錫銅合金的鍍錫處理，最常遇到的 問題為錫晶鬚的生成。在室溫下不需要很長的時間，導線表面就會生成許 多錫晶鬚。部分錫晶鬚與鄰近的導線相連接，造成短路，成為封裝中嚴重 的可靠度問題[21]，如圖 2-4 所示。
圖2-2
圖
介金屬化
圖 2-3 錫
化合物生
錫表面的保
8
生成產生壓
保護層為錫
壓應力，促
錫晶鬚生成
促使錫晶鬚
成的條件
鬚生成[17
件[17]。
]。
圖2-4 引腳架之之間因為
9
為錫晶鬚過過長產生相相連，導致致短路[21]。
10
2-3 銲料與金屬層在迴銲時的反應
在迴銲(Reflow)過程中，銲錫與金屬墊層因為各元素的化學勢(Chemical Potential)不同，原子互相擴散而趨向最低自由能的狀態，會在界面形成介金 屬化合物(Intermetallic Compound, IMC)。目前產業界中，考量到與銲錫之間 的濕潤性、反應速度與製作成本，主要以銅、鎳兩種金屬做為金屬墊層。
鎳雖然可以作為銅與銲錫之間的擴散阻擋層，減少介金屬化合物的生成，
但同時也會有殘留應力的問題，降低整體封裝的可靠度[21-23]。除此之外，
由於鎳本身帶有磁性，在陀螺儀等裝置中也會影響裝置的表現。基於上述 的理由，研究銲錫與銅之間的界面反應，仍然是當前主要的課題之一。
由圖2-5 錫銅相圖[24]可知，迴銲時會產生 Cu6Sn5(η 相)與 Cu3Sn(ε 相) 兩種介金屬化合物；Cu6Sn5呈現扇貝狀(Scallop)的形貌，而 Cu3Sn 則呈現層 狀(Layer)的形貌。受到 Cu6Sn5與液態銲錫之間的界面能影響[25, 26]，Cu6Sn5 呈現扇貝狀；在固態反應時，Cu6Sn5則傾向形成層狀結構，即便如此，當 層狀Cu6Sn5經過迴銲反應後又會回到扇貝狀的形貌，如圖 2-6[25]所示。
扇貝狀的Cu6Sn5成長方式為熟化(Ripening)，即大晶粒逐漸變大，小晶 粒逐漸消失的成長方式。在此成長方式下，成長厚度與時間的三分之一次 方成正比[7]，有異於理想層狀結構下的擴散控制成長方式；此時 Cu6Sn5成 長所需的Cu 原子主要的擴散途徑為 Cu6Sn5之間的通道(Channel)，自銅墊
11
層經過通道進入銲錫中反應，如圖2-7 所示[7]。然而在熟化的過程中，Cu6Sn5 彼此間的通道也會逐漸消失，因此其成長速率隨著反應時間拉長將會逐漸 趨緩，不會無限的成長。
圖2-6 層狀
圖
2-狀Cu6Sn5
12
-5 錫銅相
與扇貝狀
相圖[24]。
狀Cu6Sn5轉
。
轉換示意圖
圖[25]。
圖22-7 Cu6S
13
Sn5之間的的通道示意意圖[7]。
14
2-4 雙晶銅對銲料與金屬層反應的影響
具有奈米雙晶結構的銅膜(Nano-twin Cu)相較於傳統使用的銅膜有更優 異的機械性質[27-30]，Chen 等人更提出其對電遷移(Electromigration)有著更 高的耐性。傳統上使用脈衝電鍍法鍍出具奈米雙晶結構的銅膜[32-34]，但 鍍出的雙晶結構不易控制大小與優選方向；Anderoglu 等人使用濺鍍法 (Sputter)來製造出具有(111)優選方向的雙晶結構，但成本較高，不容易量產 [35]。
Hsiao 等人提出利用直流脈衝電鍍法加入添加劑的方法，鍍出同時具有 奈米雙晶結構與(111)優選方向的銅膜；在具有優選方向的銅膜與銲錫反應 時，生成的介金屬化合物也會跟著具有優選方向[36]，此特性將大幅影響銲 錫凸塊對抗電遷移的耐受性[37, 39]。
在以往的電鍍銅膜與銲錫反應中，介金屬化合物Cu3Sn 與 Cu6Sn5之間 甚至是Cu3Sn 之中常常會有大量的 Kirkendall Void 產生，造成銲錫凸塊可 靠度下降。Kirkendall Void 的形成是因為在反應中銅為主要擴散載子，其通 過Cu3Sn 與通過 Cu6Sn5擴散速度的差異導致，如圖2-7 所示[39]。除此之外，
因為鍍液中的成分在電鍍時殘留在銅膜中，降低銅膜的緻密程度同時也會 導致Kirkendall Void 的生成，Kim 等人曾經提出鍍液中殘留在銅膜之中的 硫會降低Kirkendall Void 成核之自由能，加速 Kirkendall Void 生成[40]；
15
然而，在奈米雙晶銅與銲錫的反應當中，因為銅膜的微結構足夠緻密，相 對起來沒有孔洞生成的疑慮[36]。
因此在本研究中，為了排除Kirkendall Void 額外產生的變因，將使 用緻密性較高，且鍍液不易殘留的電鍍雙晶銅做為主要研究之結構。
圖2--8 Kirken
16
ndall Voidd 生成示意意圖[39]。。
17