時間多工與多相位時脈產生器

格式器的輸出波形是由連續的測試符號所組成，對於符號產生器 之需求為不間斷的產生測試符號。因一組符號產生器無法不間斷的產 生測試符號，需要由多組符號產生器分工輪流產生連續的測試符號，

這樣的運作方式稱為時間多工(time-multiplexed)的符號生成。

若符號產生器之控制訊號週期和有效輸出區間的長度相同，一組 符號產生器就能不間斷的產生測試符號。控制訊號至少需在經過延遲 線之最小延遲加上動態範圍的時間後才能再次更新，而延遲線之動態 範圍即為有效輸出區間。因延遲線存在不為零的最小延遲(latency)，

故控制訊號週期必定大於有效輸出區間，一組符號產生器在產生測試 符號後需經過一段時間準備，才能再產生下一個測試符號。

圖 3-3 符號產生器之控制訊號週期與有效輸出區間

-24-

為了使用最低需求的兩組符號產生器，我們以降低最小延遲為目 標設計延遲線。在提出的格式器中，兩組符號產生器輪流運作產生連 續的測試符號，並在對方產生測試符號時更新控制訊號。

圖 3-4 時間多工之測試符號生成

多相位時脈產生器的存在主要有兩個目的：支援時間多工的符號 生成以及提供邊緣放置的最大步距。時脈產生器提供兩組符號產生器 兩套頻率為測試符號頻率(symbol rate)的一半、相位相反的時脈，其 中每套包含四種相位差各四十五度之時脈，將所屬之測試週期分成四 等份，提供四分之一測試符號長度(symbol length)的最大步距。

兩套相位相反的時脈讓兩組符號產生器能交替運作產生連續的

-25-

測試符號，而每套四種時脈的設計讓延遲線只需涵蓋四分之一測試符 號長度的動態範圍，降低延遲線的最小延遲，以達成使用最低需求兩 組符號產生器的目標。

圖 3-5 多相位時脈產生器架構圖與生成時脈

如圖 3-5 中所示，時脈產生器之輸入為其控制訊號 – 相位選擇 碼 P，輸出為六組可調相位時脈和兩組固定相位時脈(圖中省略)。六 組可調相位時脈分成兩種，分別可以輸出兩套相位相反的時脈，每組 可調相位時脈都有四種不同相位的時脈可選擇，由相位選擇碼 P 決定 輸出之時脈。兩組固定相位時脈則是提供波形記憶體運作之用。

多相位時脈產生器所有的時脈皆來自 PXI 提供的 10 MHz 時脈源 (clock source)。經由鎖相迴路(phase-locked loop, PLL)將其升頻至測試 符號頻率 100 MHz 並生成四種相位差各九十度的時脈後，送至四顆

-26-

由 D 型正反器實作之除頻器，產生四種頻率為測試符號頻率一半、

相位差各四十五度之時脈。

這四種時脈由六組四對一多工器(4-to-1 multiplexer)提供給相位 選擇碼 P 選擇，其中一半的多工器輸出端接有反相器(inverter)讓時脈 反相，產生兩套一共八種不同相位之時脈，作為邊緣產生器之輸入。

圖 3-6 邊緣放置涵蓋範圍