暗計數﹙Dark counts﹚

元件運作時，使用計數器來記錄元件偵測光子的事件，理想上，元件崩潰由光載子 觸發崩潰，並由計數器記錄此事件，事實上不然，非光子產生載子，仍有機會穿越元件 放大區並觸發崩潰機制，使得元件發生錯誤偵測的現象，將所有非光載子所觸發的崩潰 計數統稱為暗計數。非光子產生的載子，主要有三個來源：

(1)熱產生載子，(2) 缺陷釋放﹙trap release﹚載子，(3) 帶間穿隧產生載子。[7,8]

(1) 熱產生載子﹙圖 2-7﹚

顧名思義，載子由熱能產生，產生機制為處於價帶﹙valance band, VB﹚的載子，藉 由熱能躍遷至導帶﹙conduction band, CB﹚，如同在能帶中間，有一載子產生及結合

中心，產生電子於導帶，電洞於價帶，此機制通稱為 Shockley-Read-Hall。改善方 法可透過降溫﹙~ -5 ℃﹚來減少熱產生載子產生。

𝑅^SRH = _𝜏 ^{𝑛∙𝑝;𝑛𝑖2}

𝑝(𝑛:𝑛₁):𝜏_𝑛(𝑝:𝑝₁), 𝑛_𝑖² = 𝑛₁ ∙ 𝑝₁ , (2-4) 𝑛₁ = 𝑁_𝐶𝑒𝑥𝑝 [^{;(𝐸𝐶;𝐸𝐺𝑅)}

𝑘𝑇 ] , 𝑝₁ = 𝑁_𝑉𝑒𝑥𝑝 [^{;(𝐸𝐺𝑅;𝐸𝑉)}

𝑘𝑇 ] , (2-5)

其中，n(p)為電子(電洞)濃度；n1(p1)為平衡時電子(電洞)濃度；𝜏_𝑛(𝜏_𝑝)為電子(電洞) 生命週期；𝑁_𝐶(𝑁_𝑉)為導帶(價帶)能態密度；𝐸_𝐶(𝐸_𝑉)為導帶(價帶)能量；𝐸_𝐺𝑅為載子產 生及結合中心能量。

圖 2-7、熱產生載子能帶示意圖

(2) 缺陷釋放載子﹙圖 2-8﹚

在主動區內的缺陷﹙defect﹚，在元件崩潰時，會大量載子流經主動區，此時，會有 部分載子掉入缺陷之中，在經過一段時間後會將載子釋放，並且引發下次非光觸發 的崩潰，此現象稱為 afterpulsing。因此，缺陷釋放載子時間的長短會決定元件的操 作速度。而在 CMOS 標準製程中，由於製程純熟，缺陷﹙defect﹚數量較少，afterpulsing 效應不明顯。改善方法可由延長元件處於崩潰電壓之下的時間，即死亡時間，使死 亡時間大於缺陷釋放載子時間。

圖 2-8、缺陷釋放載子能帶示意圖

(3) 帶間穿隧產生載子﹙band-to-band tunneling generation，圖 2-9﹚

產生源由為元件操作在崩潰電壓之上，在界面形成大電場，從能帶圖來看，即是在 界面能帶彎曲，使得 VB 與 CB 在等能量下重疊，使電子不需透過能帶躍遷，直接 從價電帶穿隧至導電帶，而形成導通電流，改善方法可由降低操作偏壓、採用大能 隙﹙EG﹚材料來製作元件或是降低摻雜濃度。

圖 2-9、帶間穿隧產生載能帶示意圖

由於 CMOS 製程遵守摩爾定律﹙Moore’s law﹚，以每兩年減少一半晶片面積持續地 往低維度微縮，在微縮的過程中為了維持良好元件特性，通常會增加摻雜濃度來提升驅 動電流，然而高摻雜濃度也使得元件崩潰電壓持續下降及 PN junction 間穿隧效應日趨 明顯，當元件摻雜濃度達到一定濃度則元件崩潰將由穿隧效應取代累增離子化效應主導 崩潰機制。而現今單光子偵測器，操作於崩潰電壓之上，此時崩潰機制將會被穿隧效應

﹙band-to-band tunneling﹚主導。

在不改變偏壓及材料的條件下，若能在大偏壓下使價電帶與導電帶在等能量下沒有 重疊，將可以免除穿隧效應，從元件物理可知，降低濃度可使費米能階﹙Fermi level EF﹚ 往能隙中央移動﹙圖 2-10﹚，在形成 PN junction 後，N-type 與 P-type 費米能階差小，減 少在大偏壓下能帶重疊，因此，此次的設計核心為利用降低 PN 濃度來降低介面間的 band-to-band tunneling generation 達到減少暗計數﹙圖 2-11﹚。

圖 2-10、摻雜濃度、費米能階與溫度關係[9]

圖 2-11、摻雜濃度與暗計數關係[10]

綜合以上三點，現今的暗計數主要來自於帶間穿隧效應，透過降低主動區的摻雜濃 度可減少帶間穿隧效應，然而，在標準 CMOS 製程下，我們能用的井﹙well﹚有限，且 頇考慮元件的崩潰位置，因此利用有限的井，做出適當搭配且最佳的崩潰區域是我們這 次研究的主要課題。