未來展望

在本論文第四章提到的具預先偵測3 位元 37 位階動態量化器之三角積分調 變器架構，與第五章提到的具雜訊移頻動態元件匹配電路之三角積分調變器設 計。在設計方面主要為低功耗的設計與高解析度的方向。

在具預先偵測3 位元 37 位階動態量化器之三角積分調變器方面有幾點是需 要進一步加以探討的。

1. 在取樣開關方面若能使開關等效電阻更為線性，相信會對整體系統的輸出表現 提升許多。另一改善方面為嘗試不同的調變器架構去實現電路，並降低架構對 取樣開關等效非線性電阻的敏感度，進而改善整體系統表現。

2. 由於動態量化器的偏壓電阻串是為了產生多組參考比較電壓，進行細步的量化 動作，所以電路較傳統架構來得複雜，往後在使用低電壓的設計時，必需加以 考慮電阻串因必需切出細步的參考電壓所帶來的影響，即在實體電路佈局上和 實際的電路晶片量測考量上，是否有能力抵抗實際不匹配所帶來的誤差限制。

3. 使用供應電壓為 1.8 V 的設計，是因為 CIFB 的架構對 OP 放大器的輸出擺幅 線性度需求較大，為了使OP 的輸出擺幅線性度能符合系統所要求的規格，並 避免OP 輸出擺幅線性度的不足，導致整體系統表現的下降，故在此設計的供 應電壓為1.8 V。在未來的考量方面，可以嘗試使用對 OP 放大器的輸出擺幅 線性度的要求較不敏感的電路架構，如MASH 架構等等。如此一來，即可降 低供應電壓，也不會因為輸出擺幅線性度的不足，而導致整體系統的表現下 降。且在供應電壓下降的同時，功率消耗的方面也會大幅的減少。這在功率消 耗與供應電壓的平方成正比的特性下，即可使整體系統的FOM 值與其它論文 比較時較有勝出點。

參 考 文 獻

[1] J. M. de la Rosa, “Sigma-Delta modulators: Tutorial overview, design guide, and state-of-the-art survey,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 58, no. 1, pp. 1–21, Jan. 2011.

[2] T. Yoshida, M. Sasaki, and A. Iwata, “A 1-V supply successive approximation ADC with rail-to-rail input voltage range,” IEEE Int. Symp. Circuits Syst., May 2005, pp. 192-195.

[3] D. A. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., 1997.

[4] R. Jacob Baker, CMOS: Mixed-Signal Circuit Design, Second Edition, Wiley, IEEE Press, 2008.

[5] J. Silva, U. K. Moon, J. Steensgaard, and G. C. Temes, “Wideband Low-Distortion Delta-Sigma ADC Topology,” Electron. Lett., vol. 37, pp. 737-738, Jun. 2001.

[6] T. Ritoniemi, T. Karema, and H. Tenhunen, “The Design of Stable High Order 1-Bit Sigma-Delta Modulators,” in Proc. IEEE Intel. Symp. Circuits Syst., May 1990, pp.

3267-3270.

[7] R. Schreier and G. C. Temes, Understanding Delta-Sigma Data Converters: New York:

Wiley, 2004.

[8] T. Tille, J. Sauerbrey, and D. Schmitt-Landsiedel, “A Low-Voltage MOSFET-only

Modulator for Speech Band Applications Using Depletion-Mode MOS-Capacitors in Combined Series and Parallel Compensation,” in Proc. IEEE Intel. Symp. Circuits Syst., May 2001, pp-376-379.

[9] J. Sauerbrey, T. Tille, D. S. Landsiedel, and R. Thewes, “A 0.7-V MOSFET-Only Switched-Opamp Modulator in Standard Digital CMOS Technology,” IEEE J.

Solid-State Circuits, vol. 37, no. 12, pp.1662-1669 Dec. 2002.

[10] M. Dessouky and A. Kaiser, “Input switch configuration suitable for rail-to-rail operation of switched op amp circuits,” Electron. Lett., vol. 35, no. 1, pp. 8-10, Jan. 1999.

[11] A. Lopez-Martin, S. Baswa, J. Ramirez-Angulo, and R. G. Carvajal, “Low-Voltage Super Class-AB CMOS OTA Cell with Very High Slew Rate and Power Efficiency,”

IEEE J. Solid-State Circuits, vol. 40, no. 5, pp. 1068-1077, May. 2005.

[12] L. Yao, M. S. J. Steyaert, and W. Sansen, “A 1-V 140-uW 88-dB audio sigma-delta modulator in 90-nm CMOS,” IEEE J. Solid-State Circuits, vol. 39, no. 11, pp. 1809-1818, Nov. 2004.

[13] Da-Huei Lee and Tai-Haur Kuo, “Advancing Data Weighted Averaging Technique for Multi-Bit Sigma-Delta Modulators”, IEEE Trans. Circuits Syst. II, Express Briefs, vol. 54, no. 10, pp. 838-842, Oct. 2007.

[14] L. R. Carley. “A Noise-Shaping Coder Topology for 15+ Bit Converters,” IEEE J.

Solid-State Circuits. vol. 24, no. 2, April. 1989.

[15] J. Ron, S. Byun, Y. Choi, H. Roh, Y. G. Kim, and J. K. Kwon, “A 0.9-V 60-μW 1-Bit Fourth-Order Delta–Sigma Modulator with 83-dB Dynamic Range,” IEEE J. Solid-State Circuits, vol. 43, no. 2, pp. 361–370, Feb. 2008.

[16] A. Gharbiya, and D. A. Johns, “A 12-bit 3.125 MHz Bandwidth 0-3 MASH Delta-Sigma Modulator,” IEEE J. Solid-State Circuits, vol. 44, no. 7, pp. 2010–2018, July. 2009.

[17] R. Schreier, and G.C. Temes, Understanding delta-sigma data converters, NJ: IEEE Press, 2005.

[18] L. Dorrer, F. Kuttner, P. Greco, P. Torta, and T. Hartig, ”A 3-mW 74-dB SNR 2-MHz continuous-time Delta-Sigma ADC with a tracking ADC quantizer in 0.13-um CMOS,”

IEEE J. Solid-State Circuits, vol. 40, pp. 2416-2426, Dec. 2005.

[19] S. Pesenti, P. Clement and M. Kayal, “Reducing the Number of Comparators in Multi-Bit  Modualtors,” IEEE Trans. Circuits Syst. I, vol. 55, no. 4, pp. 1011-1022, May. 2008.

[20] Y. Yang, T. Sculley, and J. Abraham, “A single die 124dB stereo audio delta sigma ADC with 111dB THD,” in Proc. European Solid-State Circuits Conf., pp. 252-255, Sept.

2007.

[21] F. Colodro and A. Torralba, “Continuous-time sigma-delta modulator with a fast tracking quantizer and reduced number of comparators,” IEEE Trans. Circuits Syst. I, Reg.

Papers, vol. 57, no. 9, pp. 2413–2425, Sep. 2010.

[22] S. Pesenti, P. Clement, and M. Kayal, “Reducing the number of comparators in Multibit Delta Sigma Modulators,” IEEE Transactions on Circuits and Systems I, vol. 55, no. 4, pp.

1011-1022, May 2008.

[23] A. Gharbiya, and D. A. Johns, “On the implementation of input feedforward delta-sigma modulators,” IEEE Trans. Circuits Syst. I, vol. 53, no. 6, pp. 453-457, 2006.

[24] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, Inc. New York, NY, USA, 2001.

[25] H. A. C. T. Mervyn, “A novel architecture for reducing the sensitivity of multibit sigma-delta ADCs to DAC nonlinearity,” in Proc. Int. Symp. Circuits Syst., May 1995, vol.

1, pp. 17-20.

[26] J. Chen and Y. P. Xu, “A novel noise shaping DAC for multi-bit sigma-delta modulator,” IEEE Trans Circuits Syst. II, Exp. Briefs, vol. 53, no. 5, pp. 344-348, May 2006.

[27] Alex Jianzhong Chen and Y. P. Xu, “Multi delta-sigma modulator with noise-shaping dynamic element matching,” IEEE Trans Circuits Syst. I, vol. 56, no. 6, June 2009.

[28] Mohamed Aboudina and Behazad Razavi, “A new DAC mismatch shaping technique for sigma-delta modulators, ” IEEE Trans Circuits Syst. II, vol. 57, no. 12, December 2010.

[29] L. Yao, M. S. J. Steyaert, and W. Sansen, “A 1-V 140-μW 88-dB audio sigma-delta modulator in 90-nm CMOS,＂ IEEE Journal Solid-State Circuits, vol. 39, no. 11, pp.1809 - 1818, Nov. 2004.

[30] G. Ahn et al., “A 0.6 V 82 dB  audio ADC using switched-RC integrators,＂ in IEEE ISSCC Dig. Tech. Papers, 2005, pp. 166–167.

[31] J. Goes, B. Vaz, R. Monteiro, and N. Paulino, “A 0.9 V  modulator with 80 dB SNDR and 83 dB DR using a single-phase technique,＂ in IEEE ISSCC Dig. Tech.

Papers, 2006, pp. 74–75.

[32] K.-P. Pun, S. Chatterjee, and P. R. Kinget, “ A 0.5-V 74-dB SNDR 25-kHz continuous-time delta-sigma modulator with a return-to-open DAC, ＂ IEEE J.

Solid-State Circuits, vol. 42, no. 3, pp. 496–507, Mar. 2007.

[33] J. Roh, S. Byun, Y. Choi, H. Roh, Y.G. Kim, and J.K. Kwon, “A 0.9-V 60-μW 1-Bit Fourth-Order Delta-Sigma Modulator With 83-dB Dynamic Range, ＂ IEEE J.

Solid-State Circuits, vol. 43, no. 2, pp. 361–370, Feb. 2008.

[34] H. Park, K.g Nam, D. K. Su, K. Vleugels, and B. A. Wooley, “A 0.7-V 870-uW Digital-Audio CMOS Sigma-Delta Modulator,＂ IEEE J. Solid-State Circuits, vol. 44, no.

4, pp. 1078–1088, Apr. 2009.

[35] Y. Chae, and G. Han, “Low Voltage, Low Power, Inverter-Based Switched-Capacitor Delta-Sigma Modulator,＂ IEEE J. Solid-State Circuits, vol. 44, no. 2, pp. 458–472 Feb.

2009.

[36] Chien-Hung Kuo, Deng-Yao Shi, and Kang-Shuo Chang, "A Low-Voltage Fourth-Order Cascade Delta-Sigma Modulator in 0.18-μm CMOS," IEEE Transactions on Circuits and Systems I, vol. 57, no. 9, pp. 2450-2461, Sep. 2010.

[37] J. Zhang et al., “A 0.6-V 82-dB 28.6- μ W continuous-time audio Delta-Sigma modulator,＂ IEEE J. Solid-State Circuits, vol. 46, no. 10, pp. 2326–2335, Oct. 2011.

[38] H. Wang et al., “0.9 V 58 mW 92 dB SNDR audio DS modulator with high efficiency low noise switched-opamp and novel DWA technique,＂ Electronics Letters, vol. 47, no.

4, pp. 237-239, Feb. 2011.

[39] Z. Yang, L. Yao, Y. Lian, “A 0.5-V 35-μW 85-dB DR Double-Sampled DS Modulator for Audio Applications,＂ IEEE J. Solid-State Circuits, vol. 47, no. 3, pp. 722-735, Mar.

2012.

[40] F. Michel and M. Steyaert, “A 250 mV 7.5 W 61 dB SNDR CMOS modulator using a near-threshold-voltage-biased CMOS inverter technique,＂ IEEE J. Solid-State Circuits, vol. 47, no. 3, pp. 709–721, Mar. 2012.

[41] L. Liu, D. Li, L. Chen, Y. Ye, and Z. Wang, “A 1-V 15-Bit Audio DS -ADC in 0.18 μm CMOS,＂ IEEE Trans. on circuits and systems I, Reg. papers, vol. 59, no.5, pp.

915-925, MAY. 2012.

[42] G.-M. Sung, C.-P. Yu, T.-W. Hung, and H.-Y. Hsieh, “ Mixed-mode chip implementation of digital space svpwm with simplified-cpu and 12-bit 2.56 ms/s switched-current delta-sigma adc in motor drive,＂ IEEE Trans. Power Electron., vol. 27, pp. 916–930, 2012.

作 者 簡 歷

作者王冠勲，民國七十七年出生於台北市並於民國九十九年就讀國立台灣師 範大學應用電子科技所，在混合信號積體電路實驗室授予郭建宏教授的教導。並 於民國一百零二年二月完成碩士學位。

研究專長為「類比數位轉換器之三角積分調變器」，在學的研究方向著重於 使用Hspice 設計電路與 Cadence 佈局電路，並具有下線經驗。已發表相關的論文 於IEEE 所舉辦的國際會議與 VLSI/CAD 會議。在學期間也參與過類比 IC 設計比 賽與CIC 舉辦的類比 IC 課程。由於指導老師的教學方向為使能獨立完成 IC 設計 的整體流程，所以我已具備使用Matlab 模擬架構，Cadence 建構電路與佈局並使 用Hspice 進行電路架構的分析且使用 Protel 畫 PCB 板及量測。並已提出創新的 架構並實現。

一、專業方向 (1).研究主題:

論文主題為「應用於音頻之二階具預先偵測3 位元 37 位階動態量化器之三 角積分調變器設計與實現」。創新的地方為改善傳統Flash ADC 應用在三角積分 調變器電路的複雜性，傳統上需使用6 位元的量化器才能完成 37 個量化位階的 輸出。此論文中，僅使用3 位元的量化器即可實現 37 個量化位階的輸出。由於 電路使用量減少，使得佈局面積較小且功耗較低。

(2).下線經驗:

已透過國家晶片中心(CIC)下線。使用 68CLCC 的封裝方式，整體晶片面積 為2.73．1.79 mm²。

(3).發表 Paper:

A. 已投搞 IEEE 所舉辦的「ICSE (International Conference on Semiconductor

Electronics)會議」。論文題目為” A Delta-Sigma Modulator with 3-Bit, 37-Level Pre-Detective Dynamic Quantization”，並前往馬來西亞以英文方式發表。

B. 此論文也投搞由國立台灣大學所舉辦的「第二十三屆超大型積體電路設 計暨計算機輔助設計技述研討會 (The 23th VLSI Design / CAD Symposium)」，並 於墾丁福華發表演說。

(4).自我進修:

為了增進在類比IC 設計領域上有著更好的表現，就學時期定期參加國家晶 片中心(CIC)所舉辦的課程。此課程皆是在研究領域上會用到的工具。課程主題為:

1. Circuit Simulation and Analysis with HSPICE 2. Physical Verification with Calibre

3. T18 製程實務訓練課程 4. Analog Measurement

從上述的課程讓我更了解整體IC 設計的流程與方法，並在研究所期間對自已研 究的電路更得心應手。

(5).參與比賽:

在指導教授的鼓勵下，參加了由教育部所舉辦的全國大學校院積體電路IC 設計競賽並連二年進入決賽。

二、大學時期

畢業於元智大學通訊工程學系，由於對IC 設計較有興趣，所以在選課方面 較注重電子學的修習。另外選修電子學(三)的課程，奠定往後類比 IC 設計的基礎。

由於了解到，不論從事任何行業英文尤其重要，在求學階段常參與英文比賽與活 動，除了增加語文能力也開闊視野。TOEIC 成績為 610 分。

三、參與社團

大學時期參加管樂社團與比賽，皆獲得特優與優等的佳績，並擔任活動長的 職務，帶領團員們參與活動，社團裡往往能學習到團隊合作的重要性。

學 術 成 就

[1] Chien-Hung Kuo and, Kuan-Hsun Wang, "A ΔΣ Modulator with 3-Bit, 37-Level Pre-Detective Dynamic Quantization," 10th IEEE International Conference on Semiconductor Electronics, Kuala Lumpur, Sep. 2012, pp. 609-612.

[2] Chien-Hung Kuo and, Kuan-Hsun Wang, "A ΔΣ Modulator with 3-Bit, 37-Level Pre-Detective Dynamic Quantization," The 23th VLSI Design / CAD Symposium, Kenting, Aug. 2012, No. 12-6.

[3] 一百學年度大學校院積體電路設計競賽，C 組(類比積體電路)，決賽証書。

[4] 九十九學年度大學校院積體電路設計競賽，C 組(類比積體電路)，決賽証明。