應用於音頻之二階具預先偵測3位元37位階動態量化器之三角積分調變器設計與實現

全文

(1)國立臺灣師範大學應用電子科技學系碩士論文指導教授：郭建宏博士應用於音頻之二階具預先偵測 3 位元 37 位階動態量化器之三角積分調變器設計與實現 Design and Implementation of Second-Order  Modulator with 3-Bit, 37-Level Pre-Detective Dynamic Quantization for Audio Application. 研究生：王冠勲. 撰. 中華民國 102 年 01 月.

(2)

(3) 應用於音頻之二階具預先偵測 3 位元 37 位階動態量化器之三角積分調變器設計與實現. 學生：王冠勲. 指導教授：郭建宏. 國立臺灣師範大學應用電子科技學系碩士班摘. 要. 在當今製程的進步下，積體電路設計已進入奈米時代。拜科技所賜，可攜式行動通訊已成為目前生活的必需品，所以低功率高效能電路的設計越來越重要。以低功率高效能為目標，在眾多類比數位轉換器中，最屬三角積分調變器對類比電路元件的非理想特性較不敏感。且當今消費者對產品的需求，所以使得三角積分調變器非常適合用於高解析度的應用。本篇論文中，提出一個具有動態量化功能的三角積分調變器架構，使3位元的量化器可以達到37個位階的量化功能。在此架構中，利用預先偵測的電路技術，適時調整量化器的可量化範圍，以增加可量化的階數，並大幅減少高位元量化下所需的元件數。藉由此技術，三角積分調變器不僅可以降低功率與面積的消耗，還可以大幅提升類比數位信號轉換的解析度。在TSMC 0.18 m 1P6M標準 CMOS製程下，此預先偵測動態量化之三角積分調變器在1.8 V的供應電壓，以及 25 kHz的頻寬範圍內，測得的信號雜訊失真比為101.2 dB，動態範圍為102dB，功率消耗為1.68 mW。晶片面積不包含PAD的大小為3.06 mm2。另外也提出了一個具雜訊移頻動態元件匹配電路用以處理數位至類比路徑所產生的雜訊。傳統上在處理此雜訊會使用動態元件匹配電路來完成，但無法像三角積分調變器在處理量化雜訊一樣具有雜訊移頻的方式把量化雜訊推至高頻。所提出的想法能使DAC路徑所產生的雜訊具有雜訊移頻的能力，降低雜訊在低頻的能量，使得系統訊號雜訊比的表現較好。. 關鍵字 : 預先偵測器、模組選擇器、動態量化器、三角積分調變器、類比數位轉換器、分散式回授串聯積分器、動態元件匹配. I.

(4) II.

(5) Design and Implementation of Second-Order  Modulator with 3-Bit, 37-Level Pre-Detective Dynamic Quantization for Audio Application ––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––. Student：Kuan-Hsun Wang. Advisors：Dr. Chien-Hung Kuo. Institute of Applied Electronics Technology National Taiwan Noraml University. ABSTRACT. In this paper, a high-resolution delta-sigma modulator with a pre-detective dynamic quantizer is proposed. A 37-level quantization can be achieved by using only a 3-bit quantizer in the proposed dynamic quantizer. In the proposed structure, a signal detector is added at the input of the presented modulator to pre-detect the magnitude of the sampled input and switch the dynamic quantizer to the corresponding quantization range. With the proposed technique, the quantization level can be greatly increased, and the number of comparators will hence be substantially reduced for a high-level quantization. The resulting resolution of delta-sigma modulators can thus be significantly promoted without consuming much power and area. The proposed delta-sigma modulator is implemented in a TSMC 0.18 μm 1P6M CMOS process. The signal-to-noise plus distortion ratio is 101.2 dB and dynamic range is 102 dB in a signal band of 25 kHz. The power consumption is 1.68 mW at a 1.8 V supply voltage. A dynamic element matching with noise shaping technique in delta-sigma modulator is proposed. The proposed structure can shape the feedback noise to high frequency just like the delta sigma modulator shape the quantization noise. The architecture can substantially reduce the in-band noise and get much better performance.. Keywords: Pre-Detector, Mode Selector, Dynamic Quantizer, Delta-Sigma Modulator, Analog-to-Digital Converter, CIFB, Dynamic Element Matching III.

(6) IV.

(7) 誌. 謝. 隨著研究生涯漸漸接近了尾生，這一路走來也算艱辛，但辛苦得來的果實總是最香甜的。首先要感謝我的指導教授郭建宏博士，老師總是教導我做人處事要積極進取。在求學過程中，感謝老師這一路上的鞭策和提點，並在碩士生涯中帶給我許多研究上的知識與見解，使我的研究得以完成，學生受益良多，非常感謝。另外，學生要感謝陳怡然教授和陳昭宏教授擔任學生的口試委員，在口試時給予研究想法與方向並開拓學生的視野，使學生的研究能更加完整。. 再來，很感謝系辦的鄭琇文學姐提點我報帳相關注意事項、蘇婷節助教幫忙處理畢業申請文件和葉嘉安學長在我擔任實驗課助教時給予幫助。之後是要感謝已畢業的施登耀學長，雖然相處的時間只有一學期，但傳授給予的研究方法卻是相當有幫助的，雖然學長畢業了但還是會在研究上加以提點協助。也感謝已畢業的賴宏璟學長、廖述立學長、謝正恩學長、林益璋學長和施宏達學長能適時的在研究上和生活上給予幫忙。. 再來是要感謝馬瑜傑、林翰江、林繼揚、周健平等同儕能夠一起分享實驗室的歡樂，在低落時能互相加油打氣，有你們這些好同學使我的研究路上走得更多彩多姿。也很感謝葉丞凱、楊秉羲、張欽德、黃昶暘、林珈慧、杜昱璇、李冠宏、張懷霈、陳俊忠、吳明順、鍾懿威、張嘉玲、嚴致珺等多位學弟妹在處理實驗室的大小事務，使實驗室的運作更加完整和順利。. 再來要感謝我的父親王士偉、母親周小蓉、姐姐王香穎和親朋好友，常常分擔我在實驗室不愉快的心情，並為我加油打氣和鼓勵，有你們的幫助，讓我的研究生涯無後顧之憂。最後要感謝我的女友何欣諺在我的碩士生涯中給予支持和守候。謹以本論文獻給所有關心我的家人和朋友，所有的喜悅與你們一同分享。. 王冠勲 2013.02.15 NTNUAET MSIC LAB515. V.

(8) VI.

(9) 目摘. 錄. 要 ........................................................................................................................ I. ABSTRACT ..................................................................................................................III 誌. 謝 .......................................................................................................................V. 目. 錄 .................................................................................................................... VII. 圖目錄......................................................................................................................X 表目錄...................................................................................................................XV 第一章 1.1 1.2 1.3 1.4. 緒論 ................................................................................................................1. 研究動機與背景...................................................................................................1 積體電路設計流程...............................................................................................2 類比數位轉換器之應用與比較...........................................................................3 論文大綱與概要...................................................................................................3. 第二章. 三角積分調變器概論之效能指標與架構比較 ............................................5. 2.1 前言.......................................................................................................................5 2.2 效能指標...............................................................................................................6 2.2.1 動態範圍........................................................................................................6 2.2.2 訊號雜訊比....................................................................................................7 2.2.3 訊號雜訊失真比............................................................................................7 2.2.4 解析度............................................................................................................7 2.2.5 無雜波干擾之動態範圍................................................................................8 2.3 量化器與量化誤差...............................................................................................8 2.3.1 一位元量化器................................................................................................8 2.3.2 多位元量化器................................................................................................9 2.3.3 量化誤差的產生..........................................................................................12 2.4 超取樣.................................................................................................................14 2.5 雜訊移頻.............................................................................................................15 2.5.1 一階雜訊移頻..............................................................................................17 2.5.2 二階雜訊移頻..............................................................................................19 2.5.3 高階雜訊移頻..............................................................................................22 2.6 動態量化器.........................................................................................................25 2.7 動態元件匹配.....................................................................................................26 2.8 章節結論.............................................................................................................26 第三章. 具預先偵測架構之三角積分調變器的基本電路元件設計 ......................27. 3.1 前言......................................................................................................................27 3.2 交換電容式電路 .................................................................................................27 VII.

(10) 3.2.1 非反向積分器..............................................................................................27 3.2.2 反向積分器..................................................................................................29 3.3 開關.....................................................................................................................30 3.3.1 NMOS 與 PMOS 開關.................................................................................31 3.3.2 傳輸閘開關..................................................................................................32 3.3.3 時脈增強開關..............................................................................................32 3.3.4 靴帶式開關..................................................................................................33 3.4 運算放大器.........................................................................................................36 3.4.1 運算放大器推導..........................................................................................36 3.4.2 輸入對動作原理..........................................................................................37 3.4.3 運算放大器設計要求..................................................................................38 3.5 共模準位電路.....................................................................................................41 3.6 偏壓電路.............................................................................................................43 3.7 比較器電路.........................................................................................................43 3.8 量化器.................................................................................................................44 3.9 動態元件匹配電路.............................................................................................45 3.9.1 資料權重平均電路......................................................................................46 3.9.2 時脈平均演算法電路..................................................................................47 3.10 時脈產生器.......................................................................................................49 3.11 章節結論...........................................................................................................49 第四章應用於音頻之二階具預先偵測 3 位元 37 位階動態量化器之三角積分調變器設計與實現.......................................................................................51 4.1 前言.....................................................................................................................51 4.2 傳統快閃式量化器之架構考量 .........................................................................52 4.3 具預先偵測動態量化器之設計想法 .................................................................52 4.3.1 動態量化器操作想法 ..................................................................................53 4.3.2 動態量化器原理架構圖 ..............................................................................55 4.4 具預先偵測動態量化器之等效線性 MATLAB 模擬 ......................................56 4.4.1 具預先偵測動態量化之三角積分調變器線性架構 ..................................56 4.4.2 等效線性架構 MATLAB 模擬結果 ...........................................................58 4.5 內部電路的非理想效應 .....................................................................................60 4.5.1 時脈抖動 ......................................................................................................60 4.5.2 熱雜訊 ..........................................................................................................61 4.5.3 電荷注入 ......................................................................................................63 4.5.4 時脈饋入 ......................................................................................................66 4.5.5 閃爍雜訊 ......................................................................................................67 4.5.6 運算放大器之有限增益需求 ......................................................................68 4.5.7 運算放大器之輸出擺幅線性度 ..................................................................69. VIII.

(11) 4.5.8 運算放大器之閉迴路負載電容需求 ..........................................................70 4.5.9 運算放大器之有限單一增益頻寬、迴轉率和最小電流需求 ..................71 4.5.10 三角積分調變器考慮非理想效應 ............................................................74 4.6 具預先偵測動態量化器之設計與電路實現 .....................................................76 4.6.1 預先偵測器 ..................................................................................................76 4.6.2 模組選擇器 ..................................................................................................77 4.6.3 動態量化器 ..................................................................................................78 4.7 具預先偵測動態量化器之三角積分調變器設計與電路實現 .........................79 4.7.1 三角積分調變器設計與電路實現 ..............................................................79 4.7.2 運算放大器之設計 ......................................................................................81 4.7.3 三角積分調變器模擬結果 ..........................................................................82 4.8 電路佈局與實現 .................................................................................................83 4.9 封裝和鎊線效應 .................................................................................................87 4.10 晶片量測與實驗結果 .......................................................................................88 4.10.1 輸入訊號與終端電路 ................................................................................88 4.10.2 供應電壓源電路的產生-高電位 ..............................................................89 4.10.3 供應電壓源電路的產生-低電位 ..............................................................90 4.10.4 濾波槽電路 ................................................................................................90 4.10.5 量測結果 ....................................................................................................90 4.11 章節結論 .........................................................................................................101 第五章. 應用於音頻之二階具雜訊移頻動態元件匹配之三角積分調變器設計 103. 5.1 前言...................................................................................................................103 5.2 具雜訊移頻動態元件匹配電路之設計想法...................................................103 5.2.1 具一階雜訊移頻動態元件匹配電路之概念............................................104 5.2.2 具 N 階雜訊移頻動態元件匹配電路之概念...........................................104 5.2.3 具一階雜訊移頻動態元件匹配電路之架構............................................105 5.3 具雜訊移頻動態元件匹配電路之等效線性 MATLAB 模擬........................105 5.3.1 增加動態範圍與系統穩定度考量............................................................107 5.4 具雜訊移頻動態元件匹配電路之三角積分調變器設計與電路實現...........110 5.5 章節結論...........................................................................................................111 第六章. 總結與未來展望 ........................................................................................113. 6.1 總結...................................................................................................................113 6.2 未來展望...........................................................................................................114 參考文獻 ...........................................................................................................115 作者簡歷 ...........................................................................................................119 學術成就 ...........................................................................................................121. IX.

(12) 圖. 目. 錄. 圖 1-1. 類比積體電路設計流程圖 ............................................................................2. 圖 2-1. 使用奈奎斯特技術之類比數位轉換器 ........................................................5. 圖 2-2. 使用超取樣技術之類比數位轉換器 ............................................................5. 圖 2-3. 使用雜訊移頻技術之類比數位轉換器 ........................................................6. 圖 2-4. 動態範圍圖 ....................................................................................................7. 圖 2-5. 一位元量化器 ................................................................................................9. 圖 2-6. 非理想的一位元量化器 ................................................................................9. 圖 2-7. Mid-Rise 量化器 ..........................................................................................10. 圖 2-8. Mid-Thread 量化器......................................................................................11. 圖 2-9. 非理想之 Mid-Thread 量化器.....................................................................12. 圖 2-10. 量化雜訊分部..............................................................................................13. 圖 2-11. 量化雜訊線性模型......................................................................................14. 圖 2-12. 奈奎斯特與超取樣之雜訊分部..................................................................15. 圖 2-13. 三角積分器架構模型..................................................................................16. 圖 2-14. 三角積分器線性模型..................................................................................16. 圖 2-15. 一階雜訊移頻三角積分器等效模型..........................................................17. 圖 2-16. 一階雜訊移頻能量分部圖..........................................................................18. 圖 2-17. 分散式回授串聯架構之等效模型..............................................................20. 圖 2-18. 二階雜訊移頻能量分部圖..........................................................................21. 圖 2-19. 分散式前饋串聯積分器架構之等效模型..................................................21. 圖 2-20. 超取樣率與訊號雜訊比的關係..................................................................23. 圖 2-21. 單迴路之差補型架構..................................................................................24. 圖 2-22. 單迴路之改良差補型架構..........................................................................24. 圖 2-23. 多重迴路架構..............................................................................................25. 圖 2-24. 動態量化器架構..........................................................................................25. 圖 2-25. DAC 路徑之雜訊移頻架構 ........................................................................26. 圖 3-1. 非反向積分器 ..............................................................................................27. 圖 3-2. 非反向積分器的2 導通時 .........................................................................28. 圖 3-3. 非反向積分器的1 導通時 .........................................................................28. X.

(13) 圖 3-4. 反向積分器 ..................................................................................................29. 圖 3-5. 反向積分器的2 導通時 .............................................................................29. 圖 3-6. 反向積分器的1 導通時 .............................................................................30. 圖 3-7. NMOS 開關電路與轉移曲線......................................................................31. 圖 3-8. PMOS 開關電路與轉移曲線 ......................................................................32. 圖 3-9. 傳輸閘開關電路 ..........................................................................................32. 圖 3-10. 時脈增強開關電路......................................................................................33. 圖 3-11. 靴帶式開關概念 ..........................................................................................34. 圖 3-12. 靴帶式開關電路 ..........................................................................................35. 圖 3-13. 靴帶式開關暫態模擬圖..............................................................................35. 圖 3-14. Class AB 運算放大器..................................................................................36. 圖 3-15. Class AB 運算放大器..................................................................................38. 圖 3-16. 共模準位電路 ..............................................................................................41. 圖 3-17. 偏壓電路 ......................................................................................................43. 圖 3-18. 時脈比較器電路 ..........................................................................................44. 圖 3-19. SR-Latch 閂鎖電路 .....................................................................................44. 圖 3-20. 快閃式類比數位轉換器..............................................................................45. 圖 3-21. 比較使用動態元件匹配電路的差別..........................................................46. 圖 3-22. 使用資料權重平均選取回授電容..............................................................46. 圖 3-23. 資料權重平均電路......................................................................................47. 圖 3-24. 時脈平均演算法電路..................................................................................48. 圖 3-25. 傳統與非傳統的時脈平均演算法設計電路架構......................................48. 圖 3-26. 時脈產生器 ..................................................................................................49. 圖 4-1. 動態量化器產生的動機 ..............................................................................53. 圖 4-2. 動態量化器具有可變動的正負參考電壓 VPX 及 VNX ................................54. 圖 4-3. 改良動態量化器的原理 ..............................................................................55. 圖 4-4. 傳統動態量化器的原理 ..............................................................................56. 圖 4-5. 具預先振幅偵測暨動態量化之三角積分調變器架構圖 ..........................57. 圖 4-6. 具預先振幅偵測暨動態量化之三角積分調變器線性架構模擬圖 ..........58. 圖 4-7. 動態範圍模擬圖 ..........................................................................................59. XI.

(14) 圖 4-8. 具預先偵測動態量化器與傳統架構之頻譜圖比較..................................59. 圖 4-9. 時脈抖動示意圖 ..........................................................................................60. 圖 4-10. 熱雜訊存於取樣電容示意圖......................................................................61. 圖 4-11. 取樣電容與動態範圍的關係......................................................................62. 圖 4-12. 電荷注入效應..............................................................................................63. 圖 4-13. 開關提早關閉避免電荷注入......................................................................64. 圖 4-14. 加入模仿開關避免電荷注入......................................................................64. 圖 4-15. 使用互補式開關避免電荷注入..................................................................65. 圖 4-16. 使用差動採樣電路避免電荷注入..............................................................65. 圖 4-17. 時脈饋入效應..............................................................................................66. 圖 4-18. 加入模仿開關避免時脈饋入效應..............................................................66. 圖 4-19. 閃爍雜訊發生原理與等效能量..................................................................67. 圖 4-20. 使用截波穩定電路消除閃爍雜訊..............................................................68. 圖 4-21. 積分器的有限增益電路..............................................................................68. 圖 4-22. 運算放大器的有限增益..............................................................................69. 圖 4-23. 運算放大器之有限輸出擺幅......................................................................69. 圖 4-24. 切換式電容積分器的等效負載電容..........................................................70. 圖 4-25. 開迴路與閉迴路等效負載電容關係圖......................................................70. 圖 4-26. 輸出迴轉率需求模式圖..............................................................................72. 圖 4-27. 第一級運算放大器最小電流需求圖..........................................................74. 圖 4-28. 第二級運算放大器最小電流需求圖..........................................................74. 圖 4-29. 具預先振幅偵測暨動態量化之三角積分調變器非理想架構圖 .............75. 圖 4-30. 考量非理想效應於線性架構模擬圖..........................................................75. 圖 4-31. 預先偵測量化器..........................................................................................76. 圖 4-32. 模組選擇器..................................................................................................77. 圖 4-33. 動態量化器..................................................................................................78. 圖 4-34. 具預先偵測特性之動態量化三角積分調變器..........................................80. 圖 4-35. 第一、二級運算放大器之交流分析表現..................................................81. 圖 4-36. 輸出訊號之(a)預先偵測器 (b)動態量化器 (c)合成精確的量化.............82. 圖 4-37. 具預先偵測動態量化器之三角積分調變器的輸出頻譜圖 .....................83. XII.

(15) 圖 4-38. 具預先偵測動態量化器之三角積分調變器的佈局圖..............................84. 圖 4-39. 傳統電阻串佈局圖......................................................................................86. 圖 4-40. 改善電阻串佈局圖......................................................................................86. 圖 4-41. 封裝完成的非理想效應..............................................................................87. 圖 4-42. 封裝完成的非理想效應之等效電路..........................................................87. 圖 4-43. 量測環境考量圖 ..........................................................................................88. 圖 4-44. 輸入終端電路 ..............................................................................................89. 圖 4-45. LM317 調節電路 .........................................................................................89. 圖 4-46. OP27 調節電壓電路....................................................................................90. 圖 4-47. 濾波槽電路 ..................................................................................................90. 圖 4-48. 量測實際環境 ..............................................................................................91. 圖 4-49. 晶片顯微照電路 ..........................................................................................91. 圖 4-50. 晶片封裝完成圖 ..........................................................................................92. 圖 4-51. PCB 板電路 .................................................................................................92. 圖 4-52. PCB 板電路之獨立供應電源 .....................................................................93. 圖 4-53. PCB 板電路之晶片鎊線 .............................................................................94. 圖 4-54. 音頻產生器輸出類比輸入訊號..................................................................94. 圖 4-55. 數位輸入訊號 ..............................................................................................95. 圖 4-56. 量測時脈產生器輸出(CLK VS. CLK1 VS. fab2) ........................................96. 圖 4-57. 量測時脈產生器輸出(CLK1 VS. fab2) .......................................................96. 圖 4-58. 晶片量測第一級積分器的偏壓輸出..........................................................97. 圖 4-59. 晶片量測第二顆積分器的偏壓輸出..........................................................97. 圖 4-60. 晶片量測預先偵測器的偏壓輸出..............................................................98. 圖 4-61. 晶片量測動態量化器的偏壓輸出..............................................................99. 圖 4-62. 暫態輸出之 (a)預先偵測器 (b)動態量化器 (c)合成量化 .......................99. 圖 4-63. 晶片量測輸出頻譜圖................................................................................100. 圖 4-64. 晶片量測動態範圍圖................................................................................100. 圖 5-1. DAC 路徑雜訊等效線性架構...................................................................104. 圖 5-2. DAC 路徑雜訊移頻等效線性架構...........................................................104. 圖 5-3. DAC 路徑具 n 階雜訊移頻等效線性架構...............................................105. XIII.

(16) 圖 5-4. DAC 路徑一階雜訊移頻等效線性架構.................................................105. 圖 5-5. 實際模擬之等效線性架構 ......................................................................106. 圖 5-6. 控制邏輯的轉移函數圖 ..........................................................................106. 圖 5-7. 具雜訊移頻動態元件匹配電路之三角積分調變器線性架構頻譜 ......107. 圖 5-8. 動態範圍圖 ..............................................................................................107. 圖 5-9. 極零點圖 ..................................................................................................108. 圖 5-10. 訊號轉移方程式 ......................................................................................108. 圖 5-11. 雜訊轉移方程式 ......................................................................................109. 圖 5-12. 有著製程誤差的回授電容分佈圖 ..........................................................109. 圖 5-13. 線性架構之理想與誤差的回授電容頻譜圖..........................................110. 圖 5-14. 具雜訊移頻動態元件匹配電路之三角積分調變器電路......................110. XIV.

(17) 表. 目. 錄. 表 1-1. 類比數位轉換器架構用途比較表 ................................................................3. 表 4-1. MATLAB 規格表 ........................................................................................58. 表 4-2. 模組訊號對應表 ..........................................................................................77. 表 4-3. 運算放大器預計規格 ..................................................................................81. 表 4-4. 運算放大器輸出表現 ..................................................................................82. 表 4-5. 三角積分器性能總結輸出表 ......................................................................83. 表 4-6. 晶片腳位配置表 ..........................................................................................85. 表 4-7. 儀器型號表 ..................................................................................................91. 表 4-8. 供應偏壓輸出 ..............................................................................................92. 表 4-9. 偏壓電阻輸出 ..............................................................................................93. 表 4-10. 類比輸入訊號量測 ......................................................................................94. 表 4-11. 數位輸入訊號量測 ......................................................................................95. 表 4-12. 量測時脈輸出 ..............................................................................................96. 表 4-13. OP1 的偏壓電路輸出 ..................................................................................97. 表 4-14. OP2 的偏壓電路輸出 ..................................................................................98. 表 4-15. 預先偵測器的偏壓電路輸出 ......................................................................98. 表 4-16. 動態量化器的偏壓電路輸出 ......................................................................99. 表 4-17. 三角積分器性能總結輸出表 ....................................................................101. 表 5-1. MATLAB 規格表 ......................................................................................106. 表 6-1. 相關論文效能比較表 ................................................................................113. XV.

(18)

(19) 第一章. 緒論. 1.1 研究動機與背景在現今人們對於生活要求的走向趨於對科技產品的依賴，致使半導體產業蓬勃發展，隨之而來的是大量的科技產品如雨後春筍般依序被發明出來，如液晶電視的產生、數位相機、觸控螢幕與筆記型電腦等等，尤其是時下最流行的智慧型行動通訊產品的需求更是刺激當今人們對科技產品的依賴。所以，對於目前的積體電路來說，越來越朝向單晶片系統(System-on-Chip, SoC)的發展與結合，由於單晶片電路為一完整功能性的電路，所以使得類比和數位電路的結合越來越為重要，而類比與數位的結合主要是以類比數位轉換器(Analog-to-Digital Converter, ADC)和數位類比轉換器(Digital-to-Analog Converter, DAC)當作橋樑，當然這方面的電路也就顯得越不可或缺。. 由於可攜式行動通訊為目前生活的必需品，為了增加電池的長效性要求以及產品尺寸的需求，所以低功率高效能電路的設計越來越重要。雖然降低供應電壓可減少功率的消耗，並成為主觀且有效的方向。降低供應電壓能使數位電路的功率消耗有明顯的下降，但由於電晶體的臨界電壓並沒有隨著製程的進步和低電壓的設計而成等比例的下降，這種特性使得類比和數位之間的結合變得更加困難。因此對於設計者來說，完成低功率消耗和高效能特性的類比數位轉換器則變得越來越具有挑戰性。. 以低功率高效能為目標，在眾多類比數位轉換器中，最屬三角積分調變器 (Delta-Sigma Modulator, DSM)對類比電路元件的非理想特性較不敏感[1]，例如電路元件的不匹配或非理想的運算放大器等等。在當今消費者對電子產品的要求，使得三角積分調變器非常適合用於高解析度的需求，由於三角積分調變器具有超取樣(Oversampling)和雜訊移頻(Noise Shaping)特性，可有效的降低頻帶內的雜訊，提昇系統的解析度且有效降低前端抗交疊濾波器(Anti-Aliasing Filter, AAF)的. 1.

(20) 規格需求。. 本論文的研究是針對音頻範圍加以探討，並使用 TSMC 0.18 m 1P6M 標準 CMOS 製程技術實現。所提出的晶片解析度(Resolution)高達 16.52dB 且訊號雜訊失真比(Signal-to-Noise Plus Distortion Ratio, SNDR)為 101.2dB，整體電路的消耗功率為 1.68 mW 的三角積分調變器設計與實現。. 1.2 積體電路設計流程圖 1-1 為類比積體電路的設計(Analog Integrated Circuit Design)流程，首先必需了解研究目標以及應用方向，再來是閱讀相關論文資料和找出合適的架構，之後訂制規格需求，並經由 MATLAB 軟體模擬，使用 CADENCE 對電路做設計並配合 HSPICE 模擬，再來利用 VIRTUOSO 把設計完成的電路做佈局並經由驗証和模擬完成。佈局完成的電路經由製程和封裝，再使用 PROTEL 進行印刷電路板的製作，最後為晶片的量測。上述的說明為傳統積體電路設計的步驟。. 圖 1-1. 類比積體電路設計流程圖 2.

(21) 1.3 類比數位轉換器之應用與比較當今世面上有多種類比至數位的轉換器，表 1-1 列出常用的轉換器種類，有三角積分調變器、逐次逼近類比數位轉換器(Successive Approximation ADC)[2]、管線式類比數位轉換器(Pipeline ADC)與快閃式類比數位轉換器(Flash ADC)。. 操作頻率方面以快閃式類比數位轉換器可操作最快的頻率，功率消耗方面為逐次逼近類比數位轉換器能產生最低的功率消耗，解析度方面則是使用三角積分調變器能產生最大的解析度。而本論文則是對三角積分調變器加以研究與探討。. 表 1-1. 類比數位轉換器架構用途比較表. DSM ADC. SAR ADC 1kHz ~ 100MHz. Pipeline ADC 10MHz ~ 100MHz. Flash ADC 100MHz ~ 10GHz. Sampling Frequency. ~ 10MHz. Power Consumption. Higher. Lowest. Lower. Highest. Resolution. ~ 18 Bits. 8 ~ 12 Bits. 10 ~ 14 Bits. ~ 6 Bits. 1.4 論文大綱與概要本論文的組織結構共有六個章節，此章節為緒論，之後的章節依續如下做簡介。第二章介紹三角積分調變器常用的效能指標。由於三角積分調變器的組成包含量化器，所以說明了量化器的種類與量化誤差的產生。再來介紹三角積分調變器組成的基本架構，包含了一階、二階與高階系統調變器。第三章介紹本論文使用的三角積分調變器所組成的子電路架構，包括交換電容式電路為基本三角積分調變器的組成，其中又以運算放大器最為重要，開關的選擇、偏壓電路、量化器與比較器的架構、動態元件匹配電路的功能與時脈產生器。第四章介紹本論文所提出的創新架構，具預先偵測 3 位元 37 位階動態量化器之三角積分調變器，此架構改善了傳統快閃式類比數位轉換器應用在三角. 3.

(22) 積分調變器電路的複雜性，傳統上需使用 6 位元的量化器才能完成 37 個量化位階的輸出。在本論文中，僅使用 3 位元的量化器即可實現 37 個量化位階的輸出。第五章介紹本論文所提出的創新架構，具雜訊移頻動態元件匹配電路之三角積分調變器。傳統上會使用動態元件匹配電路來防止數位轉類比路徑因為多位元量化器的原因導致回授線性度下降造成雜訊在低頻的增加。在本論文中提出了具有雜訊移頻的動態元件匹配電路，讓數位至類比的回授路徑產生的雜訊能被推往至高頻並降低雜訊在頻帶內的能量。第六章對整篇論文進行總結並與其它作者所提出的架構進行比較與未來的展望。. 4.

(23) 第二章. 三角積分調變器概論之效能指標與架構比較. 2.1 前言傳統的類比數位轉換器組成架構如圖 2-1 所示[3]。類比的輸入訊號會先進入抗交疊濾波器電路[4]，再來是取樣與保持電路(Sample & Hold)，而取樣頻率為奈奎斯特頻率(Nyquist Rate)，最後進入量化器並解出數位碼(Quantizer & Encoder)，隨即數位訊號輸出。其中，抗交疊濾波器的目的是避免訊號之間相互摺疊產生摺疊雜訊。由於取樣頻率洽為頻寬的二倍，所以在前端抗交疊濾波器的設計階數需求變的較高。另一方面，為了得到較高解析度的轉換器，在量化器的階數需求上變得相對嚴荷，而高解析度的類比元件也相對較不容易實現。. 圖 2-1. 使用奈奎斯特技術之類比數位轉換器. 為了降低前端抗交疊濾波器電路設計的困難與設計高解析度的量化器，在此提出了超取樣的概念，如圖 2-2 所示。當取樣頻率超過頻寬的二倍時即為超取樣的設計，目的是使雜訊平均分配到頻帶上而降低頻寬內的雜訊能量。但量化器後端必需加入降頻濾波器電路(Decimation Filter)，以完成整體類比至數位的轉換。. 圖 2-2. 使用超取樣技術之類比數位轉換器. 為了使頻帶內的雜訊降低來增加系統解析度，除了上述提到的超取樣概念，. 5.

(24) 另外還可以使用雜訊移頻的技術使得雜訊在越高頻的地方累積的能量越多，進而再降低頻寬內的雜訊。如圖 2-3，使用三角積分調變器取代量化器來達到雜訊移頻的效果。. 圖 2-3. 使用雜訊移頻技術之類比數位轉換器. 一般在判斷類比數位轉換器的性能有許多種參考指標，在本章節中會介紹常用的效能參考指標，同時也會介紹量化器的種類與量化誤差的產生。再來會說明當取樣頻率大於系統頻寬二倍時，頻譜圖會產生的變化和當系統擁有雜訊移頻的能力時，雜訊在頻譜圖會如何移至高頻。最後會介紹三角積分調變器的階數變化與架構的種類。. 2.2 效能指標本節中會介紹動態範圍、訊號雜訊比、訊號雜訊失真比、解析度與無雜波干擾之動態範圍，這些效能指標皆是評斷三角積分調變器性能中常使用的規格。. 2.2.1 動態範圍動態範圍(Dynamic Range, DR)為系統所能使用的輸入訊號振幅大小範圍。如圖 2-4 所示，縱軸為訊號雜訊比(Signal-to-Noise Ratio, SNR)與訊號雜訊失真比 (Signal-to-Noise Plus Distortion Ratio, SNDR)，橫軸為輸入振幅大小值。動態範圍的定義為當訊號雜訊失真比為零時所對應的振幅大小與最大訊號雜訊失真比所對應的振幅大小差值。. 6.

(25) 110 100. SNR SNDR. 90 80 70 60 50. Dynamic Range (SNR). 40 30. Dynamic Range (SNDR). 20 10 0. -120 -110-100 -90 -80 -70 -60 -50 -40 -30 -20 -10. 0. Normalized Input Power (dBFS). 圖 2-4. 動態範圍圖. 2.2.2 訊號雜訊比訊號雜訊比(Signal-to-Noise Ratio, SNR)定義為訊號功率除以雜訊功率的比值，比值越大代表系統效能表現越好，如式 2-1 所示。  Psignal  SNR  10  log    Pnoise . (2-1). 2.2.3 訊號雜訊失真比訊號雜訊失真比(Signal-to-Noise plus Distortion Ratio, SNDR)定義為訊號功率除以雜訊加上失真訊號的功率比值，比值越大表示系統的表現越好，如式 2-2 所示。 Psignal   SNDR  10  log    Pnoise  Pharmonic . (2-2). 2.2.4 解析度類比數位轉換器的解析度(Resolution)可使用有效位元數(Effective Number of Bits, ENOB)來表示，如式 2-3。解析度代表類比訊號進入轉換器所得到的數位輸出碼是使用多少個位元數來表示，換句話說 N 位元的轉換器可以使用 2N 個數位碼來代表原始的類比訊號。. 7.

(26) ENOB . SNDR  1.76 6.02. (2-3). 2.2.5 無雜波干擾之動態範圍無雜波干擾之動態範圍(Spurious-Free Dynamic Range, SFDR)定義為輸入訊號值減去頻寬內最大的諧波失真訊號，值越大表示系統的表現越好，如式 2-4 所示。 SFDR  Input Signal Tone  Highest Harmonic Tone. (2-4). 2.3 量化器與量化誤差量化器的功能為使類比的輸入訊號量化成數位的輸出訊號，在三角積分調變器中扮演著重要的角色。一般來說，量化器的種類有很多種，傳統上在三角積分調變器中使用的量化器為快閃式類比數位轉換器，組成的基本單元為電阻串、開關、電容與比較器。隨著量化器的位元數增加，量化後的數位訊號更能反應出原始的類比訊號。量化完成的數位訊號必定會與原始的類比訊號有誤差，而此誤差即稱為量化誤差，會隨著量化器位元數的增加而降低。. 2.3.1 一位元量化器一位元的量化器只需一個比較器即可完成，如圖 2-5 所示。橫軸代表輸入類比訊號，縱軸代表數位輸出碼，理想上最大的量化誤差為最小有效位元(Least Significant Bit, LSB)的一半。一位元的量化器有著較好的線性度與架構的簡易，因此在數位至類比的回授路徑(DAC Feedback)設計方面會寬鬆許多，但主要的缺點是產生較大的量化誤差，而這些誤差會大幅的降低整體系統的表現。. 8.

(27) Y. y=LSB. YFS. X x. Overload. XFS LSB Overload. 圖 2-5. 一位元量化器. 在實際的量化器會有直流電壓偏移(DC Offset)與遲滯(Hysteresis)的現象發生，如圖 2-6 的非理想現象。當相同的輸入振幅訊號由低至高和由高至低所對應的數位輸出碼不是相同的情況即發生遲滯現象。而遲滯現象的中心位置與縱軸的距離即為直流電壓偏移，此不理想效應會造成系統解析度的下降。. 圖 2-6. 非理想的一位元量化器. 2.3.2 多位元量化器多位元量化器可以有效的降低量化雜訊並增加解析度，所使用到的比較器個數決定量化器所設定的位元數。以快閃式類比數位轉換器來說，當量化位元增加時，比較器使用的個數是隨著二的冪次方成長。多位元量化器雖然能大幅的減少量化誤差的產生，但由於元件數目的增加，大量增加功率的消耗，而且會產生較 9.

(28) 差的線性度，所以回授路徑設計方面會較單一位元量化器複雜許多。. A. Mid-Rise 量化器當輸入訊號的中間位準洽為一個比較準位時，則此量化器為 Mid-Rise 量化器，而輸出的量化位階數為偶數個，如圖 2-7 所示。輸入位準大小X 與量化位階輸出Y 的值如式 2-5 與 2-6 所示，Levels 代表量化位階數，N 代表量化器的位元數，XFS 代表輸入訊號範圍，YFS 代表輸出訊號範圍。. 圖 2-7. X FS X  NFS Levels 2. (2-5). YFS Y  N FS  LSB Levels  1 2  1. (2-6). ΔX . ΔY . Mid-Rise 量化器. B. Mid-Thread 量化器當輸入訊號的中間位準洽為一個量化位階時，則此量化器為 Mid-Thread 量化器，而輸出的量化位階數為奇數個，如圖 2-8 所示。輸入位準大小X 與量化位階輸出Y 的值如式 2-7 與 2-8 所示，Levels 代表量化位階數，N 代表量化器的位元數，XFS 代表輸入訊號範圍，YFS 代表輸出訊號範圍。. 10.

(29) 圖 2-8. X FS X  N FS Levels 2  1. (2-7). YFS Y  FSN  LSB Levels  1 2. (2-8). ΔX . ΔY . Mid-Thread 量化器. C. 非理想量化器由於量化位階會因為實際量化器電路的比較器偏移值、電阻導通的非線性，等等非理想因素導致實際量化器所得到的量化位階與理想的量化位階轉移曲線不相同，圖 2-9 代表實際與理想的量化位階輸出比較。. 1. 增益誤差 (Gain Error) 當實際量化位階所得到的轉移曲線斜率與理想量化位階所得到的轉移曲線斜率不同時，量化器則產生增益誤差。. 2. 偏移誤差 (Offset) 實際量化位階轉態電壓與理想量化位階轉態電壓之間的差值即為偏移誤差。. 11.

(30) 3. 差動非線性誤差 (Differential Nonlinearity, DNL) 實際量化位階所對應的類比輸入間距與最小有效位元間距的最大誤差值則定義為差動非線性誤差。然而，當差動非線性誤差大於一個最小有效位元間距時則會發生解碼誤差的情形(Missing Code)。. 4. 整體非線性誤差 (Integral Nonlinearity, INL) 實際量化轉態點所對應的類比訊號值與理想量化轉態點所對應的類比訊號值的間距則定義為整體非線性誤差。 Y. Gain Error. Ideal Practical INL. Practical Transfer Line Missing Code. X Offset DNL+1LSB. 圖 2-9. 非理想之 Mid-Thread 量化器. 2.3.3 量化誤差的產生量化誤差是類比的訊號被轉換成數位訊號所產生的，原始的訊號與數位輸出訊號之間的差值即為量化誤差，可視為雜訊的一種，也稱為量化雜訊(Quantization Noise)。量化誤差的分部範圍就如白色雜訊(White Noise)分部在+0.5LSB 至 -0.5LSB 之間，等效的機率密度函數圖如圖 2-10 所示，量化誤差能量大小如式 2-9，計算出整體量化誤差平均值為零，可另外表示為式 2-10。. 12.

(31) 圖 2-10. . . . 量化雜訊分部. fQ (q )  dq  1. (2-9). LSB LSB  1 ,  q  fQ (q )   LSB 2 2  0 , Otherwise. (2-10). 量化雜訊功率的均方根值(Root-Mean-Square, RMS)如式 2-11 所示，其中 T 為量化雜訊的週期。 VQ ( rms ). 1  T.  T /2 V  dt  T /2. 1/2. 2 Q. 1  T. t 2  T /2 LSB  ( T )  dt  T /2. 1/2. 2. . LSB 12. (2-11). 量化雜訊的功率頻譜密度(Power Spectral Density, PSD)表示為 SQ(f)，而等效大小值為式 2-12 與 2-13 所示。 VQ2( rms ) . f s /2 LSB 2 S ( f )  df  SQ ( f )  f s   f s /2 Q 12.  LSB 2  1 SQ ( f )     12  f s. (2-12). (2-13). 在 N 位元的量化器中，假設一個弦波訊號的峰對峰值(Peak-to-Peak Value)為 2N(LSB/2)，等效的方均根值如式 2-14，而訊號功率如式 2-15。而求得的訊號雜訊比表示成式 2-16，可以觀察出，當量化器每增加一位元時，整體訊號雜訊比會增加 6dB 左右。 Vin ( rms ) . 2 N  LSB 1 2 N  LSB   2 2 2 2. 13. (2-14).

(32) 2.  2 N  LSB  22 N  LSB 2 PS     8  2 2   N LSB 2 2 2    20 log    LSB   12   3  20  log  2 N    6.02 N  1.76 2  . V SNR  20  log  in ( rms )  VQ ( rms ) . (2-15).      . (2-16). 由前段的說明與推導可以知道量化雜訊為白色雜訊，所以可以建立等效的線性模型，如圖 2-11，以方便在三角積分調變器的推導。. 圖 2-11. 量化雜訊線性模型. 2.4 超取樣一般來說，某些類比數位轉換器電路的取樣頻率會設定在奈奎斯特頻率，即為二倍頻寬，它能夠確保訊號之間不會互相折疊到，產生折疊雜訊。但由於取樣頻率為二倍頻寬，所以類比轉數位產生的雜訊會存在於系統頻寬內，造成整體表現變差，如圖 2-12。此時若能把取樣頻率設定在超過二倍的系統頻寬，即為超取樣，可使類比轉數位產生的雜訊分散到高頻的地方，由於能量是守衡的，所以相對的在頻寬內所存在的雜訊就會降低，可使整體系統的表現大幅提升。而超取樣率(Oversampling Ratio, OSR)定義如式 2-17，其中 fS 為取樣頻率，fB 為系統的頻寬。. 14.

(33) 圖 2-12. 奈奎斯特與超取樣之雜訊分部 OSR . fS 2 fB. (2-17). 由上述的介紹可了解頻寬內的雜訊會因為超取樣技術而降低，而整體量化雜訊的功率表示如式 2-18 所示。 PQ  . fS / 2.  fS / 2.  2 fB . 2. SQ ( f )  H ( f )  df  . fB.  fB. LSB 2 1 LSB 2   12 f S 12. SQ ( f )  df.  1     OSR . (2-18). 藉由式 2-15 與式 2-18 可求得使用超取樣技術下，所得到的訊號雜訊比如式 2-19，與奈奎斯特取樣頻率下所得到的訊號雜訊比多了 10．log(OSR)項。當取樣頻率每增加一倍時，系統可多 3dB 的訊號雜訊比。但由於實際電路的非理想效應，使得取樣頻率不能無限制的增加，且需考慮後級的數位訊號處理(DSP)電路。 P  SNRmax  10  log  S   PQ     LSB 2  2 2 N  8  10  log  2 1 LSB     12 OSR.  .    3  22 N  OSR    10  log   2     . (2-19).  10  log 2 2 N  10  log 1.5   10  log  OSR   6.02 N  1.76  10  log  OSR . 2.5 雜訊移頻縱使提升了取樣頻率使雜訊足以被分散至高頻位置，但在頻寬內所存在的雜. 15.

(34) 訊依然是相當可觀的，為了能使系統表現更好，必需再有效的降低頻寬內的雜訊。不同於量化器，三角積分調變器擁有雜訊移頻的能力，它不僅能使雜訊移至高頻外，還能隨著頻率越高的地方累積的雜訊越多，此特性讓頻寬內的雜訊大幅的減少並增加系統表現。一般來說，隨著雜訊移頻階數的增加，高頻所累積的雜訊能量就會越多，進一步的減少頻寬內的雜訊。本節將會介紹一階雜訊移頻、二階雜訊移頻與高階雜訊移頻的三角積分調變器和常使用的架構。. 圖 2-13 為三角積分調變器的架構模型，圖 2-14 為三角積分調變器的線性模型(Linear Model)，其中 H(z)代表迴路濾波器。推導出訊號轉移方程式為(Signal Transfer Function, STF)與雜訊轉移方程式(Noise Transfer Function, NTF)，如式 2-20 與 2-21，系統輸出的轉移方程式如式 2-22 所示。. 圖 2-13. 三角積分器架構模型. 圖 2-14. 三角積分器線性模型. STF ( z ) . Y ( z) H ( z)  X ( z) 1  H ( z). (2-20). NTF ( z ) . Y ( z) 1  EQ ( z ) 1  H ( z ). (2-21). 16.

(35) Y ( z )  X ( z )  STF ( z )  EQ ( z )  NTF ( z ). (2-22). 由上述的推導了解到訊號轉移方程式為低通項，而雜訊轉移方程式為高通項，藉由高通項與量化雜訊相乘，達到把雜訊帶往高頻的能力。雖然雜訊被推至高頻但還是存在的，所以後級必需加入降頻濾波器以濾掉高頻雜訊來完成整體類比至數位的轉換，如圖 2-3 所示。. 2.5.1 一階雜訊移頻傳統上一階雜訊移頻的三角積分調變器架構只需用到一個離散時間積分器與量化器即可完成，如圖 2-15。輸入訊號進入離散時間積分器，再來藉由量化器量化成數位輸出並回授至類比端與輸入訊號相減完成回授。推導轉移函式如式 2-23 至 2-25，並由 2-25 式了解到輸入訊號經由三角積分器調變後只會延遲一個取樣週期，而量化雜訊則是乘上一高通項，即微分器，並推至高頻的地方。. 圖 2-15. 一階雜訊移頻三角積分器等效模型. z 1 1 Y ( z) H ( z) STF ( z )    1  z 1  z 1 z X ( z) 1  H ( z) 1 1  z 1. NTF ( z ) . Y ( z) 1   EQ ( z ) 1  H ( z ). 1  1  z 1 z 1 1 1  z 1. Y ( z )  X ( z )  z 1  EQ ( z )  (1  z 1 ). 17. (2-23). (2-24). (2-25).

(36) 將式 2-24 的 z 代入 ejT 並轉換成式 2-26。接著把 2-26 式取絕對值，即為式 2-27。再來將=2f 與 T=1/fS 代入 2-27 式並得到雜訊轉移方程式為高通的函式，如式 2-28，得知當頻率為零時雜訊轉移方程式會有零點且當頻率為取樣頻率的一半時會有最高點，如圖 2-16 所示。. . . NTF (ω)  1  e  jωT  1  cos  ωT   j  sin(ωT ). (2-26). NTF (ω)  1  cos  ωT   j  sin(ωT )  1  cos  ωT    sin  ωT    2 1  cos  ωT   2. 2. ωT ωT  ωT   2 1  cos 2 ( )  sin 2 ( )   4sin 2 ( ) 2 2  2  ωT )  2 sin( 2. NTF ( f )  2sin(. 圖 2-16. πf ) fS. (2-27). (2-28). 一階雜訊移頻能量分部圖. 而整體雜訊能量大小如式 2-29 所示，雖然比無使用雜訊移頻的轉換器高出二倍，但由於雜訊幾乎累積至高頻的地方，所以在頻寬內的雜訊相對較小，如式 2-30。 PQ ,Total  . f S /2.  f S /2. 2. SQ ( f )  NTF ( f ) df 2.  LSB 2   πf     2 sin( )  df    f S /2 12  f fS  S    LSB 2 f S / 2 1  cos(2πf / f S )  LSB 2 df    3 f S  f S /2  2 6  f S /2. 18. (2-29).

(37) PQ , Inband  . fB.  fB. 2. SQ ( f )  NTF ( f ) df 2.  LSB 2    f B 12  f S . 2. 2 f B  LSB     πf  πf   2 sin( ) df    2sin( )  df        f B 12  f fS  fS  S      fS  LSB 2 f B 1  cos(2πf / f S )  LSB 2  2πf B   df f      sin( )    B   fB f S   3 fS 2 3 f S  2π    fB. (2-30). 假設當超取樣率很大時，即系統頻寬會遠小於取樣頻率的前提下，則式 2-31 成立，並把式 2-30 的頻寬內雜訊重推得出式 2-32。 sin x  x . x3 , for x  1 3!.  f S  2πf B 1 2πf B 3    ( )   fB   2π  f S 3! f S    1 LSB 2  π 2   36 OSR 3. PQ , Inband . LSB 2 3 fS. (2-31). (2-32). 利用已推導的式 2-15 與式 2-32 可求得一階三角積分調的器的最大訊號雜訊比如式 2-33 所示，當超取樣率每增加一倍時可增加約 9dB，比只具有超取樣技術增加的 3dB 值還高出許多。其中 N 為量化器使用的位元數。   LSB 2 22 N   PS 8 SNRmax  10  log( )  10  log   2 2 PQ  LSB  π ( 1 )3    36 OSR   3  10  log(22 N )  10  log(1.5)  10  log( 2 )  30  log(OSR ) π  6.02 N  1.76  5.17  30  log(OSR ). (2-33). 2.5.2 二階雜訊移頻在二階的三角積分調變器中，架構主要為分散式回授串聯積分器與低失真架構，各有其優缺點。在本章節中，另外會與一階的三角積分調變器做進一步的討論與比較。. A. 分散式回授串聯積分器分散式回授串聯積分器(Cascaded Integrator with Distributed Feedback, CIFB) 19.

(38) 為三角積分調變器中常用到的架構之一，架構較為簡易也容易實現。如圖 2-17，是由二組離散時間積分器、量化器與回授路徑組成。而轉移方程式為式 2-34，輸入訊號只延遲二個取樣周期時間，而量化雜訊乘上微分項，等效上是被移至高頻。. 圖 2-17. 分散式回授串聯架構之等效模型. Y ( z )  X ( z )  z 2  EQ ( z )  (1  z 1 ) 2. (2-34). 在推導二階分散式回授串聯積分器的雜訊轉移函式大小值如一階架構的式 2-26 與 2-27，並得到式 2-35，而頻寬內的量化雜訊如式 2-36。   πf   NTF ( f )   2sin     f S   . PQ , Inband  . fB.  fB. . 2. (2-35). 2. SQ ( f )  NTF ( f ) df. 4 LSB 2 f B πf   sin 4 ( )  df f  B 3 fS fS. LSB 2 π 4  60.  1     OSR . (2-36). 5. 再來利用已推導的式 2-15 與式 2-36 可求得二階三角積分調的器的最大訊號雜訊比如式 2-37 所示。其中 N 為量化器使用的位元數。   LSB 2 22 N   PS 8 SNRmax  10  log( )  10  log   2 4 PQ  LSB  π ( 1 )5    60 OSR   5  10  log(22 N )  10  log(1.5)  10  log( 4 )  50  log(OSR ) π  6.02 N  1.76  12.9  50  log(OSR ). 20. (2-37).

(39) 當超取樣率每增加一倍則可增加約 15dB 的值，比只具有一階雜訊移頻技術增加的 9dB 與只具有超取樣技術增加的 3dB 還高出許多。. 圖 2-18 為使用超取樣架構與一階和二階雜訊移頻之三角積分調變器的頻寬內雜訊分部圖，可以了解到二階雜訊移頻的雜訊在頻寬內又更少了，所以架構的訊號雜訊值能有效的增加。. 圖 2-18. 二階雜訊移頻能量分部圖. B. 分散式前饋串聯積分器分散式前饋串聯積分器架構(Cascade Integrators with Distributed Feedforward, CIFF)[5]，如圖 2-19 所示，由二組離散時間積分器、量化器與回授路徑所組成。而轉移方程式如式 2-38，不同於分散式回授串聯積分器，輸入訊號不會經過任何的延遲時間，而量化雜訊乘上的微分器則是相同的。. 2. X(z). z-1. z-1. 1-z-1. 1-z-1. EQ(z) Y(z). DAC. 圖 2-19. 分散式前饋串聯積分器架構之等效模型 Y ( z )  X ( z ) 1  EQ ( z )  (1  z 1 ) 2. 21. (2-38).

(40) 由於輸入訊號拉至量化器前與積分器的輸出做相加，此動作能使積分器無需處理輸入訊號，進入積分器前的訊號只會有量化雜訊，此特性能降低運算放大器所需的增益與迴轉率並減少運算放大器消耗的電流，進而降低功率消耗。. 由上述的說明可以了解，分散式回授串聯積分器架構對元件變異有較低的敏感度，但運算放大器需處理輸入訊號，而分散式前饋串聯積分器架構的運算放大器只需處理量化雜訊，但系統會有較大的穩定度問題。. 2.5.3 高階雜訊移頻在不考慮穩定度的狀況下，三角積分調變器的階數可以無限的增加。假設使用分散式回授串聯積分器架構，則輸出轉移方程式如式 2-39 所示，其中 L 代表架構所使用的階數，而頻寬內的雜訊如式 2-40 所示。 Y ( z )  X ( z )  z  L  EQ ( z )  (1  z 1 ) L. PQ , Inband  . fB.  fB. 2. SQ ( f )  NTF ( f ) df.  2 2 L  LSB 2   2 L πf      sin ( )  df  fB fS   12  f S    LSB 2   π 2 L  2 f 2 L 1 22 L  LSB 2 f B πf 2 L    ( )  df    ( )  fB 12 f S fS  12   2 L  1  f S . (2-39). fB.  LSB 2   π 2 L   1       12   2 L  1   OSR . (2-40). 2 L 1. 利用已推導的式 2-15 與式 2-40 可求得 L 階三角積分調的器的最大訊號雜訊比如式 2-41。其中 N 為量化器使用的位元數。   LSB 2 2 2 N   PS 8 SNRmax  10  log( )  10  log   2 2L 1 2 L 1  PQ  LSB  π ( )    12 2 L  1 OSR  2L  1  10  log(2 2 N )  10  log(1.5)  10  log( 2 L )  10  log(OSR 2 L 1 ) π 2L  1  6.02 N  1.76  10  log( 2 L )  (20 L  10)  log(OSR ) π. 22. (2-41).

(41) 當取樣頻率每增加一倍時，訊號雜訊比可以增加 3(2L+1)，而有效位元可以增加 L+0.5 位元。換句話說，當系統階數每增加一階，代表 NTF 增加一個階數的雜訊移頻，可使頻寬內的雜訊越少，進而增加調變器的解析度。. 圖 2-20 為不同的調變器階數下，比較超取樣率與訊號雜訊比的關係。可以得知在相同階數下，超取樣率越高所得到的訊號雜訊比會越好，而在相同的超取樣率下，系統階數越高所得到的訊號雜訊比會越好。藉由此模擬結果可以清楚的知道在已設定的解析度下，所需使用的調變器階數與超取樣率分別要設定的範圍。 250 200. SNR. 150 100 50 0 2. 4. 8. 16. 32. 64. 128. OSR. 圖 2-20. 超取樣率與訊號雜訊比的關係. A. 單迴路之差補型架構圖 2-21 為單迴路之差補型架構，由數個積分器所組成高階的雜訊移頻，並配合順向與回授路徑，使積分器處理的訊號振幅降低。但由於雜訊轉移方程式的階數增加，額外的增加極點與零點並使高階三角積分調變器趨於不穩定的狀態，所以現今有作者為了要解決此問題，許多的研究探討也被提了出來[6]。而高階系統對於係數的需求要較為嚴荷，使得電路設計方面增加了不少的複雜度。. 23.

(42) 圖 2-21. 單迴路之差補型架構. B. 單迴路之改良差補型架構圖 2-22 為改良式的差補型架構，有二個共振器(Resonator)把積分器的輸出拉回至前端與回授訊號和順向路徑做相加，在頻譜圖的表現上可使整體系統零點位置做改變並進一步降低頻寬內的雜訊。但由於回授路徑加於積分器的輸入端，使得系統的動態範圍降低許多。. 圖 2-22. 單迴路之改良差補型架構. C. 多重迴路架構圖 2-23 為多級雜訊移頻(Multi-Stage Noise Shaping, MASH)的架構電路，特點為改善單迴路架構因階數的增加導致系統趨近於不穩定的特性[7]，在不降低系統穩定度的條件下，增加雜訊移頻的階數。但缺點為量化器後面必需加入數位消除. 24.

(43) 電路(Digital Cancellation Circuit)電路，若設計的不匹配會降低系統的整體表現。另外，此架構第二個迴路的輸入訊號只需處理第一迴路產生的量化雜訊且多級雜訊移頻的架構輸出只會剩下第二迴路的量化雜訊。. 圖 2-23. 多重迴路架構. 2.6 動態量化器雖然增加三角積分調變器系統的階數能有效降低頻帶內的雜訊，但會使得調變器隨著階數的增加而降低系統的穩定度。雖然使用多級雜訊移頻架構能有效改善高階調變器穩定度的問題，但此架構後級的誤差消除電路(Error Cancellation Circuit)的匹配度問題又會再次降低解析度的產生。若能藉由降低量化雜訊的產生，則又可在相同系統階數前提下再次提升解析度。 Detector Vpx, Vnx. X. Y Quantizer. DAC. 圖 2-24. 動態量化器架構 25.

(44) 圖 2-24 為在相同量化器位元數的前提下，提升量化位階數而降低量化雜訊的系統架構。動作原理為藉由偵測器預先偵測輸入訊號的位準，並由動態量化器在輸入訊號附近做精細的量化動作。如此一來即可使用相同位元的量化器來降低量化誤差而提升解析度，詳細的原理和架構在本論文第四章會加以深入做探討。. 2.7 動態元件匹配在晶片的下線過程中，由於晶圓廠從佈局到實體產品的製作過程中會產生微小的誤差，而此誤差尤其對三角積分調變器數位至類比路徑影響最為嚴重，為了防止此誤差大幅的降低調變器解析度，大多的作者會加入動態元件匹配電路來降低誤差帶來的影響，雖然動態元件匹配電路能有效降低雜訊，但無法像調變器處理量化誤差具有雜訊移頻的效果。. 圖 2-25. DAC 路徑之雜訊移頻架構. 圖 2-25 為具有雜訊移頻的動態元件匹配電路，藉由加入積分器使雜訊(ED) 移至高頻和微分器保持相同的轉移函式，詳細的原理和架構在本論文第五章會加以深入做探討。. 2.8 章節結論本章節所提出的三角積分調變器架構與效能指標為許多作者在設計中常使用的架構和規格。在架構的取捨上必需考慮到系統所需求的規格，進而決定雜訊移頻的階數和選擇所符合的架構。上述說明的架構都各有優劣點，選擇的方式需考慮規格需求、架構穩定度、實作上的實際考量等等。. 26.

(45) 第三章. 具預先偵測架構之三角積分調變器的基本電路元件設計. 3.1 前言此章節將會介紹本論文使用的基本電路元件應用在三角積分調變器，主要的電路有交換電容式電路、開關、運算放大器、偏壓電路、量化器、動態元件匹配電路與時脈產生器，每種電路都扮演者重要的功能與應用。. 3.2 交換電容式電路交換電容式電路(Switch-Capacitor Circuit, SC Circuit)是離散三角積分器的主要架構[8]-[9]，它提供了較良好的線性度、動態範圍和頻率響應。藉由開關時脈的變化組合多種型態的積分器。交換電容式電路組成的單元為運算放大器、取樣電容、積分電容與開關。在開關的時脈設計方面會設計為非重疊型式來完成。. 3.2.1 非反向積分器非反向積分器為其中一種交換電容式電路組成的型態，如圖 3-1 所示，在電路的右下方為時脈的動作。當取樣時脈1 導通時，輸入訊號會先對取樣電容 CS 充電。當積分時脈2 導通時，原本存入 CS 的電荷會被轉到積分電容 Cf 上以完成訊號的傳遞。. 圖 3-1. 非反向積分器. 27.

(46) A. 當2 導通時在前一時脈所存於取樣電容的值會經由虛接地點傳送到積分電容上，如圖 3-2。觀察在時脈2 的輸出值為前一時脈1 所保存的輸出值加上當2 時脈導通時，原本在1 時脈存於取樣電容上的電荷會全部傳送到積分電容上，改變輸出值的變化。最後2 時脈的輸出值可表示為式 3-1。. 圖 3-2 C f  Vout ( z )  z. 非反向積分器的2 導通時 . 1 2.  C f  Vout ( z )  z 1  Cs Vin ( z )  z 1. (3-1). B. 當1 導通時輸入訊號對取樣電容進行充電動作，而積分電容則維持前一時脈所保持的值。如圖 3-3 所示，觀察在時脈1 導通時的輸出值，此時的輸出值僅僅與積分電容上的電荷有關，而取樣電容的電荷並不會對輸出值有任何的影響，所以1 導通時的輸出值可以看成是上一時脈的輸出值。而1 時脈的輸出值可表示為式 3-2。. 圖 3-3. 非反向積分器的1 導通時. 28.

(47) C f  Vout ( z )  z 0  C f  Vout ( z )  z. . 1 2. (3-2). 由上述的分析，把 3-1 式與 3-2 式做聯立可得到非反向積分器整體的轉移方程式如式 3-3 所示。 Vout ( z ) Vin ( z ). . Cf Cs. . z 1 1  z 1. (3-3). 3.2.2 反向積分器反向積分器為交換電容式電路組成的另一種型態。如圖 3-4，在電路的右下方為時脈的動作。當取樣時脈1 導通時，輸入訊號透過取樣電容 CS 進行取樣的動作，隨即傳送至積分電容 Cf 上。當積分時脈2 導通時，取樣電容 CS 對地做放電清除電荷並完成訊號的傳遞。. 圖 3-4. 反向積分器. A. 當2 導通時取樣電容對地進行放電的動作，而積分電容則維持前一時脈的值，如圖 3-5。. 圖 3-5. 反向積分器的2 導通時. 29.

(48) 觀察在時脈2 導通時的輸出值，此時的輸出值僅僅與積分電容上的電荷有關，而取樣電容的電荷並不會對輸出值有任何的影響，所以2 導通時的輸出值可以看成是上一時脈的輸出值。而2 時脈的輸出值可表示為式 3-4。 C f  Vout ( z )  z. . 1 2.  C f  Vout ( z )  z 1. (3-4). B. 當1 導通時輸入訊號對取樣電容進行充電動作，並立即傳送到積分電容上。如圖 3-6 所示，觀察在時脈1 導通時的輸出值為前一時脈2 所保存的輸出值加上當1 導通時，輸入訊號對取樣電容進行充電且立即傳送到積分電容上而改變輸出值的變化量。而1 時脈的輸出值可表示為式 3-5。. 圖 3-6. 反向積分器的1 導通時. C f  Vout ( z )  z 0  C f  Vout ( z )  z. . 1 2.  Cs Vi ( z )  z 0. (3-5). 由上述所分析，把 3-4 式與 3-5 式做聯立可得到反向積分器整體的轉移方程式如式 3-6 所示。 Vout ( z ) Vi ( z ). . Cf Cs. . 1 1  z 1. (3-6). 3.3 開關在三角積分調變器中，開關是最常用到的元件之一，此章節將會介紹四種常用到的開關，在不同的設計下必需選擇適當的開關才能發揮最大的效益。分別為. 30.