模擬結果

下列二圖(圖 3.2.4 及圖 3.2.4-1)依序展示的是：石英晶體振盪電路的數位化後輸出和 類比輸出之模擬結果。類比輸出是石英晶體振盪電路本身的輸出。數位化波型是 I79 限 制放大器的輸出，其實此 I79 限制放大器內部僅為三個反向器所組成，我們將反向器當 成限制放大器來使用了。下二之模擬結果是在最小號電流 200uA 模式下所得之結果。

：/out

(圖 3.2.4 及圖 3.2.4-1) 石英晶體振盪電路的數位化後輸出和類比輸出之模擬結果

下表(表 3.2.4)展示 4 種電流選擇機制，的石英晶體振盪電路，之總消耗電流。

模式： Select1 Select0 模擬結果 (此電路總耗電流) Unit

200uA 0 0 743 uA

300uA 0 1 868 uA

400uA 1 0 992 uA

500uA 1 1 1150 uA

(表 3.2.4) 石英晶體振盪電路的 DC 總消耗電流模擬結果

我們將規格及模擬結果，一起展示於下(表 3.2.4-1)中。

AC electrical characteristics Conditions: V_CC=V_DD=3.0V,T_A=25℃

Symbol Parameter Note SPEC

Sim

^Unit fXTAL

Recommended Crystal Parameters Frequency

Oscillator startup time to 95% final amplitude and within 10ppm of final frequency

3.3 前端電路(即LNA+MIXER) 3.3.1

前端電路的規格

我們已於 2.2.1 節中整理出前端電路的設計規格，現在為了方便說明，我們重列(表 2.2.3)於下，以為此的設計規格之憑據： [4][5][6][7][9]

AC electrical characteristics Conditions: VCC=VDD=3.0V,TA=25℃

RF Front-End (LNA/Mixer cascaded)

Symbol Parameter Note MIN TYP MAX Unit

RF_Gain Front-End Gain 25 29 34 dB

NF Noise Figure 4 6 dB

P1dB 1dB Compression point

-38 -35 -32 dBm

(表 3.3.1) 前端電路的設計規格

3.3.2 典型的前端電路

典型的前端電路細部方塊如下圖(圖 3.3.2-1)，它主要包含一個低雜信放大器(LNA) 和一個鏡像拒斥混波器(MIXER) ^[3]，在頻率經過轉換後，它需要兩個雙端轉單端的轉換 電路(PP)及輸出緩衝器(BUF)，來推動下一級的電路。

(圖 3.3.2) 典型的前端電路方塊及控制圖

3.3.3 推薦的前端電路

前端電路含有兩個重要的電路，如 LNA 和 MIXER。LNA 之設計我們僅採用了一般 單端輸入電路，不過為了讓此 LNA 有良好的接地特性，我們將此接地特別接一支腳到 外部來。MIXER

之設計則採行常用的雙端 Gilbert cell 之電路。由於本論文主要目的是在探討 RFIC 的內 建測試機制，故對詳細的功能電路未能深入著墨[3][4][5][6][7][9]，但亦將 LNA、MIXER 和 Poly phase shift 之電路圖繪出如下，接著我們進入主題來討論此測試機制。

推薦的前端電路結構如下圖(圖 3.3.3-1)，它與傳統的電路差別是：多了一些偏壓電 流選擇機制，如標上顏色的方塊。

有了這個機制，在 RF IC 製作完成後，我們就可以使用這些機制來調整此前端電路 的性能，一直到最符合需求為止。值得一提的是，這個方法幾乎不會劣化此前端電路的 性能，因為這個方法並沒有干擾信號路徑，僅控制此前端電路的偏壓電流。

(圖 3.3.3-1) 推薦的前端電路方塊及控制圖

LNA(低雜信)電路設計考量說明：

此電路主要需求為：求取雜訊與增益的平衡，以達到表 2.2.2 所示增益為 18dB 以上 雜訊為 2.5dB 以下的需求。

LNA(低雜信)電路動作簡要說明：

NM3、NM2 為一 Cascoding Amplifier circuit，此種電路的優點為可以減少米勒效應 (Miller effect)及擁有好的輸出、輸入絕緣性。我們從 LNA 電路設計^[6]中得知電晶體最佳 寬度 W opt=(2/3)(LCaxωoRsQs,opt)之觀念再配合模擬以設計出雜訊與增益平衡的 LNA 電路。

從圖 3.3.3-2 中我們可以看到有一個電流輸出 PORT(ib_lna)，這個 PORT 是連接到此 電路的 ibias_lna，以便控制此 LNA^[17]的偏壓電流，使得此 LNA 的特性得以被改變，以 達到比傳統設計更多特性的優勢。NM5、NM3_lna 為偏壓電流電路。LNAOUT PORT 是 接到 MIXER 的輸入端。

圖 3.3.3-5~為此電路之增益及雜訊模擬結果，增益為 18dB 及雜訊為 2.5dB

(圖 3.3.3-4) LNA Core circuit

(圖 3.3.3-5) LNA Gain simulation result

(圖 3.3.3-6) LNA Noise simulation result

電流選擇電路簡要說明：

我們為了調整前端電路的性能，故設計此一電流選擇機制。我們可以操作 LNAIBA 及 LNAIBS 的邏輯狀態，來決定 ib_lna 之電流大小，並調整前端電路的性能(ib_lna 是 接到 LNA 之電流境 ibias_lna)。

當邏輯輸入為 1,0 時則送到 LNA 的偏壓電流為最小(70uA)，如(表 3.3.4 模擬結果) 所示。若邏輯輸入為 0,1 時則送到 LNA 的偏壓電流為最大(180uA)。如此我們即可擁有改 變 LNA 特性的四個機會，比傳統的單一特性機會多了三個。

(圖 3.3.3-2) 推薦的前端電路----LNA 的電流選擇機制

MIXER 電路設計考量說明：

此電路主要需求為：求取高的轉換增益。依表 2.2.2 所示需要 11dB 的功率增益，唯 因系統上使用了兩組 MIXER 電路，所以單一 MIXER 電路需要 8dB 以上的增益即可滿足 系統需求。(兩組電路之振幅為一組的兩倍，所以可以增加 3dB)

我們使用 P1dB 來衡量此電路的線性工作範圍。假設 LNA 端的輸入信號小於 -40dBm，則此電路之 P1dB 為-20dBm 即可滿足系統所需。

MIXER 電路簡要說明：

此為傳統的主動式混波器[17]，NM 6、NM7、NM7、NM10 為混波器，NM11、NM12 連接到 LNA 的輸出端。因為 LNA 為單端輸出所以 NM11 的閘級用電容接地，以便將此 單端信號轉換成雙端信號。

(圖 3.3.3-7) MIXER Core circuit

從下二圖中我們可以看出此 Mixer，具有 8.4dB 的轉換增益性能。它的 P1dB

約在-10dBm。我們將以此 Mixer 擔任降 RF 到 IF 的工作。

(圖 3.3.3-8) Simulation result for MIXER conversion gain

MIXER OUT P1dB

-35

MIXER I/P (dBm)

MIXER O/P (dBm)

MIXER O/P

1dB/dB

(圖 3.3.3-9) Simulation result for MIXER P1dB=-10dBm P1dB= -10dBm

Poly phase shifter^[17]電路動作簡要說明：

此為傳統的相位 90°移動器^[17]。它將輸入信號轉 90°後輸出。它的信號損失約為 1dB。

(圖 3.3.3-6) Poly phase shifter Core circuit

Buffer 電路簡要說明：

此電流選擇機制是調整 vbp、vbn 的電壓，進而調整輸出電路的驅動能力。此電路 有兩個操作狀態，即是設定 BUFIBA 為邏輯 high 或 low.當邏輯 High 時 Buffer(Core diff amp) 則消耗比較大的電流，若為邏輯 Low 時 Buffer(Core diff amp)則消耗比較小的電流。如此 我們又擁有兩個不同的電路特性了。

組合 LNA 與 Buffer 兩種電路特性，我們總共可以得到八個特性，比傳統單一特性 的做法多了七個特性。

在使用最經濟電流之下，它的電壓增益約為 1dB。剛好補足 Poly phase shifter^[17]電 路的損失。

(圖 3.3.3-3) 推薦的前端電路---Buffer of Mixer 的電流選擇機制

3.3.4 前端電路(LNA+MIXER)的模擬結果

Input control signal Simulation Result DC current

Consumption

(000)LNA- MIXER OUT P1dB

-40

LNA I/P level (dBm)

MIX OUT level (dBm)

MIX O/P 1dB/dB

P1dB=-32dBm

(圖 3.3.4)前端電路的 P1dB 模擬曲線圖

3.4 佈線圖

我們將整顆 RF IC 的佈線圖，展示於下圖(圖 3.4)。

本論文有論述的部分是：上半部左邊是前端電路，左中是石英晶體的振盪電路。左下是 本地振盪電路。

本論文沒有論述的部分是：上半部右邊是中頻電路，中心是 ADC(類比信號轉數位信號，

右中是 PLL(本地振盪器的頻率鎖定器)，右下是 3Wire(電路 控制中樞)。

(圖 3.4)RF IC 的佈線圖

此晶片使用台灣積體電路公司之 CMOS 0.25um 製程。

雖然由於實驗室的人力資源有限，我們無法將所有的 Section 論述完畢，但是為了 收到衛星信號，我們還是把 RF IC 應有的 Section 完成，只是有些 Section 未出現在論述

中。

四、 實 驗 部 分

4.1 本地振盪電路的量測

4.1.1 實驗的量測配置圖及量測結果

(圖 4.1.1) 為本地振盪電路的量測配置圖，我們將依照此配置圖來量得本地振盪電 路的有關數據。

(表 4.1.1) 為八個頻帶的控制電壓及對應震盪頻率的量測結果。

(表 4.1.1-1) 為八個頻帶的 Phase noise test result table。

(圖 4.1.1-1) 為本地振盪器其相位雜訊在 100KHz 處之量測結果曲線圖

(圖 4.1.1) 本地振盪電路的量測配置圖

A

Ref 10 dBm Att 35 dB

Center 1.555024359 GHz 20 kHz/ Span 200 kHz

RBW 5 kHz

Marker 1 [T1 FXD]

-3.05 dBm 1.554974359 GHz

2

Delta 2 [T1 PHN]

-91.77 dBc/Hz 100.000000000 kHz

PHN -3.039 dBm

PHN

Specifications Simulation Result

Test result

^Unit (表 4.1.1-1)Phase noise test result table

Frequency result Unit=(MHz)

(表 4.1.1-2) Frequency test result

(表 4.1)所示為本地振盪電路的量測結果匯整表，我們將於本章下列的子章節中重點 式的描述其量測過程及圖形。並且說明一些模擬與量測間的誤差原因。

AC electrical characteristics Conditions: VCC=VDD=3.0V,TA=25℃

VCO and Local Oscillator Symbol Parameter SPEC Simulation

result 10KHz Offset

<-75 -81 -78 dBc/Hz

L100K

LO SSB Phase Noise at 100KHz Offset

<-80 -111 -92 dBc/Hz

L1M LO SSB Phase Noise at 1MHz Offset

<-105 -133 -110 dBc/Hz

L2M LO SSB Phase Noise at 2MHz Offset

Na -139 -112 dBc/Hz

(表 4.1)本地振盪電路的各種量測結果匯整表

4.2 石英晶體振盪電路量測

4.2.1 石英晶體振盪電路的量測配置及量測圖形

(圖 4.2.1)是此部分 RF IC 之量測配置圖，我們將依照此配置圖來量得石英晶體振盪 電路的有關數據。電流的選擇模式在佈線(Layout)時已設定到 300uA 的狀態，即 Select1=0, Select0=1。因為這個電路比較單純，所以我們只用佈線(Layout)來選到 300uA 的狀態，待 有需要改變的時候，可以用 MATEL Change 來改變。

我們量測起振時間的方法為:先用 3Wire 將此電路的偏壓電流關掉，然後再用原 3Wire 啟動此電路的偏壓電流，如此我們就可以觀測到此電路的起振時間了。如(圖 4.2.1-1) 石英晶體振盪電路的起振時間之量測結果---約 0.7mS。

我們量測 Duty rate 及振幅的結果如(圖 4.2.1-2)所示之石英晶體振盪電路的 Duty rate 量測結果---約 50%，及振幅的量測----約 3V。這些結果已整理在(表 4.2)中。

(圖 4.2.1) 石英晶體振盪電路的量測配置圖

示波器畫面說明:當電源打開瞬間，示波即被觸發(視窗的左下方箭頭向上處)，一直 到 700uS 時我們見波形已開始穩定輸出，所以將此值填入(表 4.2)中。

(圖 4.2.1-1) 石英晶體振盪電路的起振時間之量測結果---約 0.7mS

示波器畫面說明:我們檢視上半波及下半波所占面積約各佔 50%。

(圖 4.2.1-2) 石英晶體振盪電路的 Duty rate 量測結果---約 50%，及振幅的量測----約 3V。

(表 4.2)是我們的量測結果，在本章的下列子章節中我們將部份描述這些量測的設定 及量測結果圖。

AC electrical characteristics Conditions: VCC=VDD=3.0V,TA=25℃

Crystal Oscillator

Symbol Parameter Note SPEC Sim

Test ^Unit

fXTAL

Recommended Crystal Parameters Frequency

Oscillator startup time to 95% final amplitude and within 10ppm of final frequency

4.3 Front End 實驗結果

我們先將前端電路的一些量測結果匯整於(表 4.3)中，再於下列子章節中敘述這些量 測的過程。

在(表 4.3)中的 Sensitivity(感度)項，由於我們尚未建立雜信模擬機制，所以沒有做 感度的模擬，故目前無法列出數值與實測值相比較。

Input control signal

Experiment result

RFGain

4.3.1 前端電路的增益量測

前端電路的量測結果，已顯示在(表 4.3)中，本節主要在說明，量測的儀器配置和接 線方式。我們是使用 3Wire 來切換前端電路的八種偏壓電流，以量得此八種不同的轉換 增益。

首先我們用 RF SG 從 LNA 端輸入一個-90dBm(輸入信號需夠小才能使電路工作在線 性範圍)的載波信號(頻率為 1575.42MHz)，經過 MIXER 及 LO(頻率為 1554.96MHz)的轉換 後得到一 IF 信號輸出(頻率為 20.46MHz)，再用 Spectrum 量得此信號的振幅。如此將輸 出、輸入振幅一比，就可以得到此前端電路的增益了，然後再將此結果紀錄於(表 4.3) 中。

(圖 4.3.1) 前端電路的增益量測之接線圖

4.3.2 前端電路的NF(雜信指數)量測

前端電路的八種狀態之量測結果，已顯示在(表 4.3)中，本節下列文章主要在說明，

量測的一些過程。

本節第一張圖(圖 4.3.2)為我們的前端電路，NF 量測之接線圖。在量測之前我們先將 儀器校正好以確保量測的結果之可靠度，本節第二張圖(圖 4.3.2-1)所展示的畫面即為量 測前的儀器校正畫面。本節第三張圖(圖 4.3.2-2)為八種狀態中的 Normal type(0.0.0)之量測 結果，我們將此項的量測結果依序紀錄於(表 4.3)中。

(圖 4.3.2) 前端電路的 NF 量測之接線圖

此儀器內含校正說明，我們依此說明，將 NF 及 Gain 校正到趨近於零的狀態。

04:20:02 Mar 17, 2005

User cal invalidated, Meas mode changed

ENR Mode

Mkr1 26.4 MHz 0.109 dB 0.013 dB

9.000

Start 10.00 MHz BW 4 MHz Points 11 Stop 50.00 MHz Tcold 296.50 K Avgs Off Att 0 dB Loss Off Corr

1

(圖 4.3.2-1) 前端電路的 NF 量測之儀器校正畫面

我們量得的結果是 NF=7.48dB，增益為 31.44dB。

我們量得的結果是 NF=7.48dB，增益為 31.44dB。

在文檔中 內建測試機制的衛星定位接收機前端電路設計 (頁 42-0)