下圖(圖 4.4.2-1)中間為 RF IC 及其周邊元件所構成的射頻模組，右邊為基頻模組，
上方的電線及接頭為連結電腦系統的配件。
(圖 4.4.2-1)GPS 模組分解圖
下圖(圖 4.4.2-2)為我們將基頻模組和射頻模組組合後的一個完整的 GPS 系統。
(圖 4.4.2-2)GPS 模組組合圖
五、 結 論
由於晶圓的面積極為昂貴，若單晶面積變大，則相同晶圓切割出來的單晶數目就變 少，商業利潤當然也就縮水了。縱然只是差 1%，在商場如戰場的時代裡，此亦是勝負 關鍵。可是我們卻在 RF IC 內，建立了測試機制，也耗費了將近 40%的面積，這豈非與 商業價值背道而馳？其實不然也，因為我們設計的內建測試機制之電路，皆是獨立的模 組化電路，待此晶片發展成熟時，內建測試機制之電路即可刪除(例如：3-Wire 電路，
額外的輸出/入緩衝器等)。這個事情就好像在登山的時候，我們都會攜帶行囊的道理一 樣，因為在登山的路途中我們會碰到許多需求和困難，譬如肚子餓了要從行囊中拿出事 先準備的食物來充飢。待登山完畢了，此行囊即可功成身退，等下次要登山或遠行時再 披掛上陣。若此時我們沒有攜帶此行囊，那此次的登山行動可能要失敗重來了。這就是 以退為進的迂迴戰術，我們將它應用在困難重重的 RF IC 設計之中。
當然若有把握一次設計就能命中規格中心，那就沒有必要這麼辛苦的內建測試電路 了。但據我們的經驗所及，一次就精準命中規格的機會，微乎其微！所以我想耗費面積 這個副作用應是值得的付出。
當然我們也想研究此內建測試模式所造成的其它副作用，不過這個工程太浩大了 (要做兩顆 RFIC)，我想把它當成下次的研究標的。
六、
REFERENCES PAPER[1] Takahide Kadoyama, Norihito Suzuki, Noboru Sasho, Hiroshi Iizuka, Ikuho Nagase,Hideaki Usukubo, and Masayuki Katakura, “A Complete Single-Chip GPS Receiver With 1.6-V 24-mW Radio in 0.18-um CMOS,＂IEEE JOURNAL OF SOLID-STATE CIRCUITS ,VOL.39,NO.4,APRIL 2004.
[2] Farbod Behbahani , Hamid Firouzkouhi, Ramesh Chokkalingam, Siamak Delshadpour, Alireza Kheirkhahi, Mohammad Nariman, Matteo Cota, and Saket Bhatia,“A Fully Integrated Low-IF CMOS GPS Radio With On-Chip Analog Image Rejection, ＂I EEE JOURNAL OF SOLID-STATE CIRCUITS ,VOL.37,NO.12,DECEMBER 2002.
[3] Arvin R. Shahani, Derek K. Shaeffer,and Thomas H.Lee“A 12 mW Wide Dynamic Range CMOS Front-End for a Portable GPS receiver, ＂ISSCC97 / SESSION 22 /
COMMUNICATIONS BUILDING BLOCK II / PAPER SP 22.3.
[4] Jie Long and Robert J. Weber ,“A Low Voltage, Low Noise CMOS RF Receiver Front-End, ＂IEEE COMPUTER SOCIETY, VLSID＇04,2004.
[5] 謝義濱,高曜煌“The Design and Analysis of 2.4-GHz CMOS Low Noise Amplifier＂國立 交通大學 電信工程研究所 1998 碩士論文.
[6] 紀震,高曜煌“LNA and Limiter Circuit Design for Direct conversion Receiver＂國立交通 大學 電信工程研究所 2004 碩士論文.
[7] 林志軒,Dr. Kuei-Ann Wen“0.18um CMOS RF Front-End Receiver Design For Bluetooth System＂國立交通大學 電子工程研究所 2002 碩士論文.
[8] 莊朝喜,高曜煌“The Design and Analysis of 2GHz CMOS VCO＂國立交通大學 電信工 程研究所 2000 碩士論文.
[9] 林哲煜,高曜煌“The Design and Analysis of 2.4-GHz CMOS Mixer＂國立交通大學 電 信工程研究所 1999 碩士論文.
[10] 陳界錞,高曜煌“Studies on Mixer and Channel Select Filter for ISM Band Direct
Conversion Receiver＂國立交通大學 電信工程研究所 2004 碩士論文.
[11] Behzad Razavi ,“RF MICROELECTRONICS＂1998 Prentice Hall PTR Prentice-Hall,Inc.
A simon & Schuster Company Upper Saddle River NJ 07458
[12] 彭康俊，洪子聖 “無線通訊分數式頻率合成器之現場可程式邏輯陣列電路設計＂
國立中山大學 電機工程學系 2000 碩士論文.
[13] 電子時報 2005/3/7 出版的技術 IT 頻道 作者為：郭長祐先生，
網址為：www.digitimes.com.tw
[14] 中華民國國科會精密儀器發展中心 林修國博士 所著之通訊技術發展與應用研習 講座。
[15] Thomas H.Lee, The design and implementation of low-power CMOS radio receivers 04,2004.
[16] Rhea,Randy./Noble High-frequency oscillator design Publishing Corp. 2003.
[17] Behzad Razavi , RF Microelectronics, Prentice Hall PTR Prentice-Hall,Inc.1998.
[18] Robert J.Matthys , Crystal Oscillator Circuits, Krieger publishing company Malabar,Florida.1992.
七、
REFERENCES PRODUC AND DATA SHEET[101] SONY DATA SHEET “CXD2951GA-2 Single Chip GPS LSI＂
[102]NEC DATA SHEET “UPB1005GS 3V DUAL DOWNCONVERTER AND PLL FREQUENCY SYNTHESIZER＂
[103]NEC DATA SHEET “uPB1007K RF/IF FREQUENCY DOWN-CONVERTER + PLL FREQUENCY SYNTHESIZER IC FOR GPS RECEIVER＂
[104]MOTOROLA APPLICATION NOTE“AN1610 Using Motorola’s MRFIC1502 in Global Positioning System Receivers＂
[105]MOTOROLA DATA SHEET “MRFIC1505 Integrated GPS Down converter＂
[106]ZARLINK APPLICATION NOTE“GP2000 GPS Receiver Hardware Design＂
[107]ZARLINK DATA SHEET“GP2015 GPS Receiver RF Front End＂
[108] RAKON DATA SHEET “RSX-3 Very small low profile AT-cut quartz crystal＂
[109] SONY DATA SHEET “CXA3275Q PLL/OSC/MIX IC for Digital Tuner＂
[110] 美國交通部海岸巡防隊的網頁,http://www.navcen.uscg.gov/Default.htm [111] GPS Receiver RFIC Data sheet-SE4100 from Sige Semiconductor.
[112] (EXT LNA) Philips data sheet“BFG 425W NPN 25GHz Wideband transistor＂
八、 研 究 生 簡 介
Phase Lock Loop design
九、 自 傳
我想：『那有沒有可能先進去讀，入學考試以後再說？』，當然這次又被我料中了，不久 之後交通大學開辦了學分班，我也珍惜了這個機會。培訓班的老師就是我現在的指導教 授，換句話說，我花了超過五年的時間才將碩士班告一段落！
很多人認為無線通訊是一個辛苦又難賺錢的行業，但是我認為只要能求得溫飽，辛
苦又何妨！總比回去搬磚頭當捆工好多了吧？時光任冉，回頭一算，從事無線電這個工 作，已經超過 28 個年頭，現在這個工作已經成為我謀生的技倆，當然在我心裡未來繼 續這個工作的信念仍然堅定！