第三章 射頻系統封裝模組設計
3.4 模組三設計
3.4.1 表面走線與內部佈線設計
模組三的整體電路如圖 3.15 所示，此模組因為加上了功率放大器，整體的電路 變的相當的複雜，且因為功率放大器的直流偏壓電路中有許多元件，例如電感、電 阻及容值較大的電容元件是無法內埋在 LTCC 中，必需放置在表面，故 LTCC 整體
的大小不再是取決於內埋電路，而是表面元件的整合之後的總電路大小。圖 3.16 則 是表面相對應的走線圖及接腳圖，圖中灰色的部份為放置切換開關和祼晶的部份，
虛線的部份則是放置無法內埋的電感、電阻及電容元件，相對應於圖 3.15 為 C103、
C140、C105、C106、L102、R101 及 R102 共七顆被動元件，剩下無法內埋的元件 如 C103、C114、C120、C119、C121 和 L104 這些直流阻隔電容和直流整流電路則 放置在 FR4 載板上。圖 3.16 中的 A、B 點為帶通濾波器的輸入端，C、D 為功率放 大器輸出匹配電路的輸出和輸入端，E 為功率放大器輸入電路的輸出端，F 為接收 端利用內部走線和切換開關連結之點。PE 和 VA 為輸入直流電壓的連結點，VA 為 3.3 伏特，PE 為 2.8 伏特，PD 為偵測功率放大器輸出功率的連結點，其它的接腳的 定義則是和圖 3.1.1 相同。內埋的電路一共有帶通濾波器、功率放大器的輸入和輸出 匹配電路，但為了功率放大器的散熱及避免雜訊影響到濾波器的特性，在黏著功率 放大器祼晶處的下方，設計整條貫孔金屬柱接地來當作導熱的金屬柱，並且在導熱 的金屬柱和帶通濾波器的佈線電路部份也設計整排的貫孔金屬柱接地來阻隔電路之 間的互相影響，整個佈線位置的示意圖如圖 3.17 所示。帶通濾波器的設計同節 3.1.1，
輸出匹配電路和輸入匹配電路之佈線如圖 3.18 所示，整體內部電路的佈線側視圖如 圖 3.19 所示。
3.4.2 模擬與實作
整體 LTCC 的尺寸大小為 5400um*4000um*1219um，再加上祼晶及表面的被動 元件，整體模組的高度約為 2000um，電路結構中的接地面和輸入輸出埠均在電路 封裝後，利用側面電極和外部電路作電氣連結，以節省整體電路的體積。圖 3.20 為 整個模組輸出端模擬的輸入損耗和反射損耗對頻率的關係圖，整個模組的發射路經 共包含了一個功率放大器、兩個切換開關和一個帶通濾波器，模組內埋的元件佈線 是利用 HFSS 來模擬之後，取出各元件的散射參數矩陣(Scattering Matrix)，再將此 參 數 矩 陣 的 值 和 之 前 量 測 到 的 切 換 開 關 及 功 率 放 大 器 祼 晶 的 值 在 電 路 軟 體 Microwave Office 下進行連結，設計中心頻率為 2.45GHz，整體頻帶內模擬的輸出增
益約 26.5dB，輸入端和輸出端反射損耗都在-10dB 以下。圖 3.21 則是接收端模擬的 輸入損耗和反射損耗對頻率的關係圖，整體模組的接收端損耗約 2.8dB。傳輸零點 設計於 1.8GHz 處，衰減量約為 50dB，在倍頻 4.8GHz 處，衰減量約為 25dB。進行 實作的時候，因為需要驗證每個單獨元件的特性，決定將整個模組分為濾波器和功 率放大器兩個部分來量測，量測濾波器模組時，濾波器模組的輸入輸出點(圖 3.22 相對應的 A、B 點)利用表面的 50Ω 線將訊號引出到側面電極(圖 3.22 的 C、D 點) 來和 FR4 進行連結並量測其響應，但因為考慮側面電極也會有些微的電感效應，對 於表面的拉線和側面電極的效應也要進行一次模擬，再和量測的值作比較，實作的 電路如圖 3.23 所示，量測和模擬比較如圖 3.24 所示，量測通帶內的輸入損耗約為 1.3dB，比起模擬的值還少了 0.2dB，整體的波形在通帶外側低頻的地方有點上揚，
導致模擬時設計在 1.8GHz 的傳輸零點向低頻偏移了 200MHz，在 1.8GHz 的衰減量 就只剩下 30dB，算是差強人意，但倍頻 4.8GHz 處的衰減量仍然有 40dB。探討前端 傳輸零點飄移的原因，參考如圖 3.3 的濾波器電路，在 C、D 兩點之間有一個串接 的電容，在電路設計時，這個值相當的小，只有 0.19pF，所以只要製程上的佈線有 所偏移，對於這個電容值就會有相當大的影響，而此電容值會影響通帶外側低頻的 傳輸零點，故應該是佈線上製程產生平移而電容值有所改變而改變了傳輸零點的位 置。功率放大器的部份也是分開來量測，實作的時候一樣是利用表面 50Ω 走線將訊 號取出來量測，實作的照片如圖 3.25 所示，首先在還沒有在 LTCC 表面放置任何元 件時，量測功率放大器的匹配電路的反射損耗對頻率的響應，並在史密斯圖上和模 擬作比較，如圖 3.24，整體在史密斯圖上的趨勢都還算蠻像的。接著將表著放置的 電容、電感及電阻元件，利用錫膏和表面電路進行連結，並利用打線將功率放大器 之祼晶與表面電路聯結，實作的電路如圖 3.26 所示。量測其特性，發現加上直流偏 壓 3.3 伏特的時候，其工作電流應該是 190 毫安培，且加上導通電壓 2.8 伏特時，導 通電壓的操作電流應該小於 5 毫安培，但加上偏壓的時候，工作電流操作在 90 毫安 培，導通電壓點的操作電流高達 30 毫安培，整體的訊號並沒有放大，且在加上導通 電壓的時候，一開始並不會出現漏電流，而且一直加到約 1 伏特時才慢慢出現，檢 查所有的電路之後，懷疑是功率放大器電晶體的閘極(gate)端己經被燒穿，而造成漏 電流，而燒穿的原因應是拿取祼晶的時候並沒有注意到靜電防護的問題而造成，或
是祼晶本身在出廠的時候並沒有進行偏壓或功能的測試，一般都是在封裝之後才進 行測試，而這次剛好選取了有問題的祼晶而導致測試失敗。
圖 3.1 模組一的整體電路圖
圖 3.2 減少直流阻隔電容對地效應之佈線圖 A
C Ccg
Ccg Cac
圖 3.3 模組一內埋電路集總元件圖
圖 3.4 模組一之表面佈線及接腳圖
圖 3.5 模組一之內部濾波器佈線圖
圖 3.6 模組一實作照片
圖 3.7 模組一內帶通濾波器模擬輸入損耗和反射損耗對頻率圖
1 2 3 4 5 6
Frequency (GHz)
measure
-60 -50 -40 -30 -20 -10 0
DB(|S[1,1]|)
DB(|S[2,1]|)
圖 3.8 模組一量測整體輸入損耗和反射損耗對頻率圖
圖 3.9 模組二之整體電路圖
接地面 接地面 接地面 接地面
低通 輸入端
低通輸出端 帶通輸出端 帶通輸入端
接地面 接地面 接地面 接地面
低通 輸入端
低通輸出端 帶通輸出端 帶通輸入端
圖 3.10 模組二之內埋電路佈線圖
AntA AntB GND
RX GND TX
Switch die1
Switch die2
AntA_sel AntB_sel
RX_sel TX_sel
LTCC 外框
GND GND
A B
C
圖 3.11 模組二之表面佈線及接腳圖
圖 3.12 模組二之實作照片
(a)帶通濾波器
(b)低通濾波器
圖 3.13 模組二之內埋濾波器模擬輸入損耗與反射損耗對頻率圖
1 2 3 4 5 6 Frequency (GHz)
RX measure
-80 -60 -40 -20 0
DB(|S[1,1]|) DB(|S[2,1]|)
(a)接收端
1 2 3 4 5 6
Frequency (GHz)
TX measure
-50 -40 -30 -20 -10 0
DB(|S[2,1]|)
DB(|S[2,2]|)
(b)發射端
圖 3.14 量測模組二接收端和發射端輸入損耗與反射損耗對頻率圖
圖 3.16 模組三表面走線和接腳圖
圖 3.17 模組三內部佈線示意圖
圖 3.18 功率放大器輸出和輸入匹配電路佈線設計
(a)側視圖
(b)45 度角俯視圖
圖 3.19 模組三內埋電路佈線圖
圖 3.20 模組三發射端模擬輸入損耗和反射損耗對頻率之關係
1 2 3 4 5 6 Frequency (GHz)
sim vs sim
-60 -50 -40 -30 -20 -10 0
DB(|S[1,1]|) &
DB(|S[2,1]|)
圖 3.21 模組三接放端模擬輸入損耗和反射損耗對頻率之關係
圖 3.22 模組三單獨量測濾波器之表面佈線
圖 3.23 模組三量測濾波器之實作圖
1 2 3 4 5 Frequency (GHz)
BPF
measure S11
measure S21
simulate S11
simulate S21
圖 3.24 模組三帶通濾波器模擬和實作比較圖
Swp Max 2.9GHz
Swp Min 2GHz
Swp Max 2.9GHz
Swp Min 2GHz
measure
simulate
(a)輸入匹配電路 (b)輸出匹配電路
圖 3.24 模擬和量測模組內功率放大器輸入和輸出的匹配電路之反射損耗
圖 3.25 量測模組三功率放大器之實作圖