樣品介紹

樣品結構主要為晶格方向(1 1 1)厚度為 180m 之鍺(Ge)基板，其上為雙接面結 構即吸收層 InGaP/InGaAs，而其上為窗口層(Window Layer)AlInP，最上層為接觸 層(Contact Layer)GaAs，圖 4-1 為樣品示意圖，其總厚度為 7m，為了更細部瞭解 其結構之厚度，我們將其斷面進行電子顯微鏡之掃描如圖 4-2，其中其接觸層厚度 為 550nm，窗口層厚度為 845nm，而總膜厚為 7.2m，確定樣品厚度之後則可進行 元件之製作。

圖 4-1 樣品結構示意圖

51

圖 4-2 電子顯微鏡掃描圖

52

4.2 光罩圖形佈置介紹

為了減少製程上造成的差異，我們依照各種比較，將各種電極圖形分別布置 在一起，圖 4-3 為圖形大小比較單元，主要是分析電極間距、覆蓋率相同下邊長增 加對實際元件造成之影響，其中包含邊長為 0.5mm、1mm、2mm 之電極圖形，電 極間距皆為 50m、覆蓋率為 8%。圖 4-4 為電極間距比較單元，用於分析在相同 邊長，相同附蓋率下，電極間距增加對元件造成之影響，其中包含邊長大小 1mm 覆蓋率 8%，電極間距分別為 25、50、100、125m 之電極圖形，圖 4-5 為優化圖 形比較單元其中包含一般型式(Normal)、階梯式線寬優化(Step width)、漸變線寬優 化(Taper)、階梯暨漸變線寬優化四種圖形，其電極間距為 125m，覆蓋率為 8%。

介紹完各種單元後以下將繼續介紹其製程步驟。

圖 4-3 圖形大小比較單元

53

圖 4-4 電極間距比較單元

圖 4-5 優化圖形比較單元

54

4.3 製程步驟

一.正電極製程

1. 清洗晶片

將晶片依照丙酮(ACE) 異丙醇(IPA) 去離子水(DI water)順序清洗三遍，

將晶片吹乾，至於溫度 100℃之烤盤 1 分鐘以去除水氣。

2. 塗佈光阻

將晶片以 5000 轉 30 秒塗佈光阻附著劑(HMDS)接著以相同之條件再塗佈 光阻(AZ4210)，至於 100℃烤盤烤 1 分鐘以增加光阻強度。

3. 定義電極圖形

a.清洗光罩：依照丙酮(ACE) 異丙醇(IPA) 去離子水(DI water)順序清 洗三遍，吹乾，放入 120℃之烤箱烘烤 3 分鐘。

b.曝光：將晶片至入曝光機中與電極圖形接觸後進行曝光 13 秒。

c.顯影：靜至於顯影劑溶液(AZ400K:H₂O)1:4 中 1 分鐘後晃動 40 秒吹乾 於顯微鏡下檢查圖形是否完整顯影。

d.硬烤：將檢查完之晶片至於 100℃烤盤烤 2 分鐘使得光阻更加堅固。

4. 蒸鍍金屬

將晶片以銅膠帶黏貼四邊於載玻片上以防側邊鍍上金屬產生漏電，但又 不宜黏貼太緊會使得晶片上殘留殘膠，黏貼完後以蒸鍍機進行蒸鍍。(厚 度 Cr：30nm、Au：300nm，鍍率:Cr：0.7 Å/s、Au：2.5 Å/s 壓力：2.5×10^-6torr) 5. 掀離

利用丙酮配合超音波震洗機將光阻與其上方之不需要的金屬掀離，接著 清洗樣品。(此步驟不宜震洗太久會導致電極接觸變差甚至損毀)

6. 退火

將晶片至於氮氣中以 420℃進行退火 30 秒，使其重新排列形成歐姆接觸。

55

二.移除接觸層

由於接觸層為重摻雜之 GaAs，會大量吸收入射的光而使得光無法進入，故必 須將其蝕刻，由於其底下為窗口層 AlInP 故使用對此兩種材料有選擇性蝕刻 的稀硫酸(H2SO4:H2O2:H2O = 1:8:200)進行蝕刻，蝕刻時間為 30s×4，蝕刻後將 晶片進行清洗。(此步驟需特別小心側蝕，防止電極脫落)

三.元件主體製程(mesa)

1. 定義乾蝕刻隔離單元

a.成長乾蝕刻擋膜：以 PECVD 成長 260nm 之 SiO2。

b.定義擋膜圖形：此步驟細節與定義電極圖形相同，只差在圖形不同 清洗樣品 塗佈光阻 曝光 顯影 硬烤

c.蝕刻擋膜：將定義好之晶片利用活性離子蝕刻機(RIE)以 CF₄將擋膜進 行蝕刻定義。

d.清洗樣品：將蝕刻擋膜用之光阻移除。

2. 乾蝕刻

定義完乾蝕刻隔離單元後，以電感耦合視電漿蝕刻機(ICP)蝕刻形成元件 主體。

3. 移除乾蝕刻擋膜

泡於氫氟酸溶液(HF:H2O = 1:10) 90 秒將乾蝕刻擋膜移除，並清洗樣品。

四.絕緣膜成長

以上述相同條件成長 70nm 之 SiO₂絕緣膜。

五.開匯流區

1. 定義開匯流區圖形：此步驟與上述定義電極圖形相同，只差於圖形不同 清洗樣品 塗佈光阻 曝光 顯影 硬烤

2. 開匯流區：將定義好匯流區圖形之晶片以 RIE 進行蝕刻

56

3. 清洗樣品：將開匯流區使用之光阻移除。

六.背電極製作

同正電極製作中之蒸鍍金屬之步驟。

(厚度 Cr：30nm、Au：200nm，鍍率:Cr：0.7 Å/s、Au：2.5 Å/s 壓力: 2.5×10^-6 torr)

57

4.4 製程示意圖

(1) 清洗樣品，塗佈光阻 (4) 鍍金屬

(2) 定義電極圖形 (5) 掀離

(3) 顯影 (6) 移除接觸層

58

(7) 鍍乾蝕刻 Mask(SiO

2

) (10) 定義乾蝕刻 Mask 隔離單元

(8) 定義隔離單元 (11) 清除光阻

(9) 顯影 (12) 隔離單元

59

(13) 移除 Mask (16) 顯影

(14) 鍍絕緣層 (17) 開匯流區

(15) 定義開匯流區圖形 (18) 清除光阻

(19) 鍍背電極

60

第五章 量測結果與分析

以下將量測結果分為三個部分討論，分別為製程差異所造成的結果，與各種 圖形因素(電極間距、圖形大小、覆蓋率等)對圖形造成的影響，和各種優化圖形在 聚光與無聚光下的影響分析，其中之轉換效率皆為包含電極附蓋面積之元件總體 轉換效率。

5.1 製程差異分析

由於接觸層為 GaAs，其能隙較頂層之材料低，會使得各波長的光尚未至吸收 區就先被吸收產生電子電洞對，但又由於接觸層通常為重摻雜之材料，材料缺陷 較多，其載子再結合機率較高，使得在接觸層產生的電子電洞對在尚未被分離前 就已經再結合，圖 5-1 為不同蝕刻深度之 J-V 曲線圖，尚未蝕刻接觸層之短路電 流密度相當低，如表 5-1 其元件之轉換效率為 0.79%，而隨著蝕刻深度的增加(接 觸層厚度變薄)，其電流密度隨之提升，至接觸層蝕刻完後其效率約為 19.56%，可 見蝕刻接觸層為必要之製程步驟。

接下來將討論當乾蝕刻後之側壁有無絕緣膜保護之差異，圖 5-2 為有無絕緣膜 保護之 J-V 曲線圖，其元件特性標示於下表 5-2，其中發現擁有側壁保護之元件其 短路電流密度較高，計算其並聯電阻分別得到 101K有保護與K無保護，

其發生原因應為側壁材料接觸空氣造成氧化，或是因無絕緣產生之漏電流；解決 此問題之方法為確保良好的絕緣與蝕刻後對元件的保護。而後將元件切開確定完 全隔離與蝕刻隔離之差異，圖 5-3 為完全斷開與蝕刻隔離之 I-V 曲線圖，而其元件 特性如表 5-3，其中短路電流並未產生影響，但開路電壓下降了 0.2V，造成此現象 的原因初步判定為切開後元件散熱較差使得元件溫度提高，伴隨著開路電壓的下 降，圖 5-4 為 APSYS 模擬不同溫度下對 I-V 特性之影響，其中元件溫度較高之開 路電壓下降但短路電流不變，此現象與上述量測結果類似，因此做此初步之判定。

61

圖 5-1 表層(接觸層)蝕刻深度之 J-V 關係圖

表 5-1 接觸層蝕刻深度之元件特性表 Etching

depth

V_oc I_sc J_sc P_max FF



nm (V) (mA) (mA/cm²) (mW) (%) (%)

570 2.09 0.12 11.76 0.20 79.58 19.56 510 2.05 0.09 9.26 0.16 82.91 15.73 464 1.88 0.05 4.99 0.08 84.45 7.92 363 1.88 0.03 2.69 0.04 85.11 4.30 0 1.71 0.0055 0.55 0.01 83.96 0.79

62

圖 5-2 側壁有無 SiO2保護之 J-V 關係圖

表 5-2 乾蝕刻側壁有無絕緣膜保護之元件特性表

SiO2 Voc Jsc Pmax FF



R_sh

cell-cell (V) (mA/cm²) 10^-1(mW) (%) (%) k

Yes 2.37 14.86 2.95 83.76 29.48 101

No 2.40 13.95 2.78 83.19 27.85 70

63

圖 5-3 元件單元隔離方式之 I-V 關係圖(w/o Cut vs. Cut)

表 5-3 有無完全斷開之元件特性

Cell-Cell

V_oc I_sc P_max FF



(V) (mA/cm²) 10^-1(mW) (%) (%)

Cut 2.11 0.099 0.178 85.53 17.79

w/o Cut 2.32 0.099 0.199 86.66 19.95

64

圖 5-4 不同元件溫度之 I-V 特性模擬

65

5.2 圖形因素分析

圖 5-5 為將不同大小之元件之光電流除以匯流區(Bus)以內之面積求得之 J-V 特性曲線，而表 5-4 為其特性表，其中較大之元件擁有較高之開路電壓但其電流密 度較低，此現象不符合第二章所提到之太陽能電池之特性，因此我們將其光電流 除以整個元件面積(包含 Bus 部分)得到圖 5-6，其中之 J-V 特性則符合太陽能電池 之特性，造成誤判之原因為計算電流密度時忽略了匯流區下之半導體產生之電流 轉彎效應，但若將其除以整個元件面積其電流密度差異相當大，判斷其轉彎效應 未至整個匯流區，若要了解其轉彎效應所造成的範圍則必須比對其它數據之 J_sc-V_oc 特性取得確切之短路電流密度。

圖 5-7 為電極間距 50m 元件大小 0.5² mm²覆蓋率 6% 與 8% 之 I-V 曲線圖，

表 5-5 為不同覆蓋率之元件特性，其中覆蓋率 6%之元件其由於照光面積增加，使 得整體之光電流增加，使得元件之電流密度增加，而由於第二章所提到之開路電 壓會隨著電流增加而增加( 2-2 式)，故其開路電壓也有些微之提升，由此可見當電 極間距非常小時，其覆蓋率越小可以使得元件之光電流提高增加效率。

66

圖 5-5 不同元件大小之 J-V 關係圖(不考慮 Bus)

表 5-4 不同元件大小之元件特性

Size Voc Isc Jsc Pmax FF



Rs

mm² (V) (10^-2mA) (mA/cm²) (10^-2mW) (%) (%) () 0.5² 2.29 3.88 15.51 7.33 82.50 29.30 8.86

1² 2.35 13.49 13.49 26.55 83.75 26.55 8.82 2² 2.41 49.11 12.28 99.07 83.71 24.77 6.32

67

圖 5-6 不同元件大小之 J-V 關係圖(考慮 Bus)

68

圖 5-7 不同覆蓋率之 I-V 關係圖

表 5-5 不同覆蓋率之元件特性

Size V_oc I_sc J_sc P_max FF



R_s

mm² (V) (10^-2mA) (mA/cm²) (10^-2mW) (%) (%) () 0.5² (6%) 2.33 4.2 16.70 8.1 83.11 32.34 12.69 0.5² (8%) 2.29 3.88 15.51 7.33 82.50 29.30 8.86

69

5.3 優化圖形分析

以下將討論電極經過階梯式線寬優化與漸變線寬優化後，對元件造成之影響，

圖 5-8 與圖 5-9 分別為覆蓋率 8%元件大小為 1mm²之各種優化圖形在 1 倍太陽下 與 116 倍聚光下之 I-V 曲線圖，在 1 倍太陽下由於電流較低，故電極優化並不會產 生明顯之差異，如表 5-6 各種優化圖形之各項特性皆相當接近，若將聚光倍率提昇 至 116 倍如圖 5-7，其填充因子因電流的提高隨著不同之電阻造成明顯的下降如 圖 5-10，此時一般型式之電極圖形其填充因子從 1 倍之 86.4% 下降至 78.8%，下 降了 7.6% 降幅為 8.8%，而使用階梯式線寬優化之電極圖形其填充因子下降了 4.7%其降幅度較低為 5.4%，使用漸變線寬優化之電極圖形其填充因子下降了 1.8%

降幅為 2.1% ，然而同時使用兩種優化之電極圖型其下降幅度雖然比漸變線寬圖型 高為 2.6%，但其填充因子仍然維持最高，若增加其聚光倍率，其下降幅度應將比 只做漸變線寬優化圖型低，以上述述將整理於以下圖 5-11。以上結果顯示當聚光 倍率增加時，優化效果將越明顯，在高倍率聚光下填充因子會快速下降，若使用 以上兩種優化方法可以降低填充因子下降幅度，提升高聚光時之效率。

圖 5-12 為元件操作在順向偏壓下之紅外線量測圖，而圖 5-13 為輸入功率與量 測到之溫度最大值之關係圖，其中一般型式之電極圖形其溫度最高值皆比優化過 後之圖形高，與前述模擬相同，優化過後之電極圖形其熱分布較平均，使得元件 較不易燒毀。

70

圖 5-8 各優化圖形於 1 倍太陽下之 I-V 關係圖

表 5-6 優化圖形於 1 倍太陽下之元件特性

Pattern

Voc Isc Pmax FF



(V) (mA) (mW) (%) (%)

SW&Taper 2.148 0.127 0.238 87.1 23.785

Taper 2.140 0.128 0.236 86.2 23.617

Step Width 2.148 0.127 0.237 86.8 23.720

Normal 2.108 0.126 0.229 86.4 22.897

71

圖 5-9 各優化圖形於 116 倍太陽下之 I-V 關係圖

表 5-7 優化圖形於 116 倍太陽下之元件特性

Pattern Voc Isc Pmax FF



Rs

(V) (mA) (mW) % (%)



SW&Taper 2.598 14.796 32.585 84.8 27.99 3.30 Taper 2.594 14.590 31.963 84.4 27.91 2.00 Step Width 2.591 14.206 30.209 82.1 27.05 11.74

Normal 2.585 14.597 29.740 78.8 25.60 14.34

72

圖 5-10 各優化圖形 I-V 曲線斜率關係圖

圖 5-11 填充因子變化柱狀圖

73

圖 5-12 紅外線量測俯視圖

圖 5-13 優化圖形之最高溫度與輸入功率關係圖

74

5.4 量測系統架構圖

光電流量測系統:

紅外線量測系統:

75

第六章 結論

6.1 結論

本論文利用推導各種優化後之功率消耗與未優化之 Inverted square 電極圖形 進行比較，發現優化後之電極圖形其功率消耗較低，並且利用 COMSOL 模擬軟體 模擬其電流密度分佈與消耗功率分佈並與理論進行比較，發現其消耗功率相當接 近且優化後之電極消耗功率較低且其分佈較均勻，可降低元件在高電流時發生損 壞的機率，接著利用 SPICE 電路軟體模擬串聯電阻對元件之影響，發現當串聯電

本論文利用推導各種優化後之功率消耗與未優化之 Inverted square 電極圖形 進行比較，發現優化後之電極圖形其功率消耗較低，並且利用 COMSOL 模擬軟體 模擬其電流密度分佈與消耗功率分佈並與理論進行比較，發現其消耗功率相當接 近且優化後之電極消耗功率較低且其分佈較均勻，可降低元件在高電流時發生損 壞的機率，接著利用 SPICE 電路軟體模擬串聯電阻對元件之影響，發現當串聯電

在文檔中 高聚光太陽能電池新樣式優化電極之研製 (頁 61-0)