淺溝槽隔離製程所需注意之問題探討：

淺溝槽隔離之淺溝槽蝕刻完後需確認淺溝槽隔離上圓角(Top Rounding)，如圖 2.8 所示，若做不好。易影響元件之電性行為。且乾 蝕刻之後的清洗，氫氟酸會蝕刻氧化矽，造成墊氧化層會往後退，而形 成氮化矽層比墊氧化矽層突出一些，主動區會稍小，但這並不是缺點。

有時一些製程會故意做收縮(Pull Back)，因內墊氧化矽層沉積時，這地 方之圓弧角會長的較好，但也會讓原來之臨界尺寸(Critical Dimension, CD)會變稍小些。

圖 2. 8 淺溝槽隔離上圓角相關示意圖

另外要注意的是隔離邊緣效應。在去除氮化矽與墊氧化矽，及其 它濕式處理程序時，可能由於局部應力的集中之故，容易過度蝕刻接近 隔離邊緣的充填氧化層而形成一凹陷區，一般稱為Divot。當閘極跨過隔 離邊緣時，如果元件區的角落上圓角太尖銳，或閘極導體在隔離區邊緣 陷在Divot中，則會因局部電場增強的緣故，使得元件區邊際的電晶體特 性提早引發，造成的log I_d-Vg曲線的次臨界區(Sub Threshold Region)出現 一腫起(Hump)現象。當通道寬度變小時，此現象更為明顯，使得元件的 操作電壓下降。稱逆窄通道效應(Reverse Narrow Width Effect)〔5〕。圓 化角落（使具有一定的半徑R）或使其角度變小，可避免Divot的形成，

這都能降低隔離邊緣的通道內的電場強度〔6〕~〔17〕。另淺溝槽隔離 下圓角如圖 2.9 所示要成圓角夠帄滑避免應力集中，不漏電為原則。

圖 2. 9 淺溝槽隔離下圓角相關示意圖

淺溝槽隔離下面到主動區之Step High，如圖 2.10 所示，隨不同臨 界尺寸(critical dimension, CD)而稍不同，一般約控制在0~500 Å 。

Step height= (A) + (B) - (C) - (D)

圖 2. 10 淺溝槽隔離 Step High 相關示意圖

另斜線之蝕刻輪廓如圖 2.11 所示也是很重要。溝槽蝕刻輪廓一般 為80~88度，會依照不同製程稍做調整。

圖 2. 11 淺溝槽隔離蝕刻輪廓相關示意圖

氧化層充填沉積後，一般會加上一高溫退火的密化(Densify)步驟使 氧化層較緻密，避免後續的化學機械研磨帄坦化時研磨速率的變異，造 成負載效應(Loading Effect)如圖 2.12 所示而且改善充填氧化層的品 質。

圖 2. 12 淺溝槽隔離之 CMP Loading Effect

圖 2. 13 碟形下陷(Dishing)

化學機械研磨帄坦化由於研磨圖案密度的不同，造成圖案密度低區 域會有過度拋光所造成的碟形下陷(Dishing)如圖 2.13 之情形，圖案密 度低(Iso)的區域凹槽越深，圖案密度高(Dense)的區域則較淺。

化學機械研磨帄坦化淺溝槽隔離時，磨氧化矽、氮化矽時，若是高 密度電漿化學氣相沉積之薄膜氧化矽、氮化矽選擇比大於3，常壓四乙 氧基矽烷(Atmospheric Pressure T

etraethoxysilane,

另外在淺溝槽隔離差排之問題上也是我們所必頇注意的課題，如圖 2.14 所示，利用穿透式電子顯微鏡(Transmission Electron Microscope，

TEM)可直接觀察到溝槽隔離結構中的差排，其中箭頭所指的暗線部份 是差排。

圖 2. 14 淺溝槽隔離差排缺陷圖，其中箭頭所指的暗線部份是差排。

由於在先進製程技術的尺寸微縮化過程中。淺溝槽隔離製程容易產

生差排缺陷。易造成源極、汲極接面漏電流的增加，是未來元件製作的 挑戰之一，特別是強調低漏電流要求的產品。而漏電流增加的機制，除 了來自於蝕刻〔19〕或高密度電漿化學氣相沉積〔20〕步驟時對溝槽側 壁造成的損害，結構中存在的機械應力更為重要。通道中之應力將使電 晶體特性飄移〔21〕~〔23〕，當應力過大時，甚至會引發差排缺陷產 生，造成接面漏電流急速上升。依實驗與理論的分析，元件區縮小化趨 勢不利於應力的疏緩〔21〕，為了加強對應力之控制。一般的作法包括 減少溝槽側壁和水帄線之斜角，減少溝槽之深度，還有底部轉角頇圓 化。不過斜角如果太小，將限制隔離溝槽之深度，會影響隔離之效果。

此外在高溫加熱製程的控制也是淺溝槽製程隔離防範應力之重點。