測試結果

我們所實作之電路設計，經國家晶片設計中心 (CIC) 審核通過為前瞻性晶 片，下線編號為 R18-91A-02b。

我們使用晶片設計中心 (CIC) 的所提供的 IMS200 測試機台進行測試驗證 的工作[58]。首先編輯測試向量，透過測試向量產生器饋送適當的控制訊號，用 來量測記憶體的各項功能是否可以正常工作，包括同步操作模式、非同步操作模 式以及內建自我測試模式。其中同步和非同步模式的操作，我們分別進行列位址 連續讀寫測試、行位址連續讀寫測試以及行/列位址同時變化之連續讀寫測試。

圖 2.4.17 為晶片各輸出入腳之設定。我們以表 2.4.7 來說明圖 2.4.18 至圖 2.4.28 所代表的意義。

圖 2.4.17：IMS 機台輸出入腳位之設定

表 2.4.7：測試波形圖定義

圖片名稱 意義

圖 2.23 同步操作模式的輸入訊號操作條件以及輸出訊號擷取條件 圖 2.24 同步操作模式行位址連續變化讀寫波形(100MHz)

圖 2.25 同步操作模式列位址連續變化讀寫波形(100MHz)

圖 2.26 同步操作模式列位址與行位址連續變化讀寫波形(100MHz) 圖 2.27 非同步操作模式的輸入訊號操作條件以及輸出訊號擷取條件 圖 2.28 非同步操作模式行位址連續變化讀寫波形(100MHz)

圖 2.29 非同步操作模式列位址連續變化讀寫波形(100MHz)

圖 2.30 非同步操作模式列位址與行位址連續變化讀寫波形(100MHz) 圖 2.31 非同步操作模式讀寫波形(200MHz)

圖 2.32 內建自我測試模式的輸入訊號操作條件以及輸出訊號擷取條件 圖 2.33 內建自我測試模式操作波形(100MHz)

圖 2.4.18：同步操作模式測試設定

圖 2.4.19：同步操作模式行位址連續變化讀寫測試

圖 2.4.20：同步操作模式列位址連續變化讀寫測試

圖 2.4.21：同步操作模式行/列位址連續變化讀寫測試

圖 2.4.22：非同步操作模式測試設定

圖 2.4.23：非同步操作模式行位址連續變化讀寫測試

圖 2.4.24：非同步操作模式列位址連續變化讀寫測試

圖 2.4.25：非同步操作模式行/列位址連續變化讀寫測試

圖 2.4.26：非同步操作模式 200MHz 讀寫測試

圖 2.4.27：內建自我測試模式測試設定

圖 2.4.28：內建自我測試模式測試波形

IMS200 最快可提供 DIP 包裝之晶片 100MHz 的週期訊號(或 200MHz 的資料 率)，所針對非同步操作模式，IMS200 機台可提供 200MHz 的資料率以供量測 (圖 2.4.26)。從圖 2.4.18 得知，輸出訊號擷取延遲為 2ns，所以同步操作模式最快操 作速度應為 500 MHz。圖 2.4.22 輸出訊號截取延遲為 3ns，所以非同步操作模式 最快操作速度為 333 MHz。而圖 2.4.28 的波形中，我們可以觀察到，當進入到內 建自我測試操作 (b_en 驅動到高電位)，fail 訊號一直維持在低電位，證明內建自 我測試的功能正常。