第四章 晶片佈局
5.1 溫度計碼編碼電路設計和佈局
5.1.1 二進位碼轉溫度計碼編碼電路
二進位碼轉溫度計碼編碼電路，數位到類比電路的高六位元部分將轉換為 63 碼溫 度計碼，分兩階段轉換，將六位元分為兩各三位元，由三位元二進碼轉換為八碼溫度 計碼，其中第零碼固定為＂0＂並不需要轉換電路，設計電路如圖 4.6(b)到(h)為三位 元二進碼轉換為七碼溫度計碼各碼轉碼電路，圖 4.7(a)到(g)為三位元二進碼轉換為八 碼溫度計碼各碼轉碼電路佈局，(h)為完整三位元二進碼到七碼溫度計碼轉碼電路的佈 局結果，輸入二進碼走線以水平方向輸入到各編碼電路，編碼輸出由垂直方向拉線接 到下一級輸入，如此可以使電路在佈局時有一致性，使接下來電路佈局設計能夠更一 致，因為溫度計碼電路控制電路到電流源切換開關間會有大量拉線數量，若是沒有有 效規畫，會使往後佈局更為困難，表 4.3 為各編碼電路電晶體規格表列。
(a) (b) (c)
(d) (e) (f)
(g) (h)
圖 4.6 三位元二進碼轉換為七碼溫度計碼各碼轉碼電路(a)~(g)
(a) (b) (c)
(d) (e) (f)
(g)
(h)
圖 4.7 三位元二進碼轉換為七碼溫度計碼各碼轉碼電路佈局(a)~(g)，(h)完整轉碼 電錄佈局
表 4.3 三位元二進碼轉換為七碼溫度計碼各碼轉碼電路電晶體規格
Transistor Size(W/L)-um Transistor Size(W/L)-um Transistor Size(W/L)-um (a) QP 2 1.5 / 0.35 QN 3 2 / 0.35 QP 1 3 / 0.35 QP 3 3 / 0.35 (f)
QP 2 3 / 0.35 QN 1 2 / 0.35 QP 1 3 / 0.35 QP 3 3 / 0.35 QN 2 2 / 0.35 QP 2 3 / 0.35 QN 1 1 / 0.35 QN 3 1 / 0.35 QN 1 2 / 0.35 QN 2 1 / 0.35 (d) QN 2 2 / 0.35 QN 3 1 / 0.35 QP 1 3 / 0.35 (g)
(b) QN 1 1 / 0.35 QP 1 1 / 0.35 QP 1 3 / 0.35 (e) QP 2 1 / 0.35 QP 2 3 / 0.35 QP 1 2 / 0.35 QP 3 1 / 0.35 QN 1 1 / 0.35 QP 2 2 / 0.35 QN 1 1 / 0.35 QN 2 1 / 0.35 QP 3 1 / 0.35 QN 2 1 / 0.35 I QN 1 1 / 0.35 QN 3 1 / 0.35 QP 1 1.5 / 0.35 QN 2 1 / 0.35
圖 4.8 6 位元二進碼轉換為 63 碼溫度計碼完整轉碼電路
如圖 4.8 為 6 位元二進碼轉換為 63 碼溫度計碼完整轉碼電路，使用兩組 3 位元
二進碼轉換為 7 碼溫度計碼，如圖 4.6 所示，以陣列方式排列，低 3 位元組成八碼溫 度計碼，最高位元碼以 Vdd 取代，高 3 位元組成八碼溫度計碼，最高位元碼以 Vdd 取 代，最低位元溫度計碼 r0以 Vss 取代，經由圖 4.9 Cell decoder 電路完成 6 位元二 進碼轉換為 63 碼溫度計碼。圖 4.10 為 Cell decoder 電路佈局結果，電晶體詳細規格 表列於表 4.4 所示。
圖 4.9 Cell decoder 電路
(a) nand (b) inv (c) nor 圖 4.10 Cell decoder 電路佈局
表 4.4 Cell decoder 電路電晶體規格
Transistor Size(W/L)-um Transistor Size(W/L)-um nand QN 2 1 / 0.35 QP 1 3 / 0.35 nor
QP 2 3 / 0.35 QP 1 3 / 0.35 QN 1 2 / 0.35 QP 2 3 / 0.35 QN 2 2 / 0.35 QN 1 1 / 0.35 inv QN 2 1 / 0.35 QP 1 3 / 0.35
為了使電流源電路開關動作一致，低六位元為二進位碼直接提供開關信號到電流 源切換開關，而高六位元為經過轉碼電路轉換，會有時間上延遲的影響，若直接輸入 到電流源開關電路會有時間延遲差別，二進位碼控制部份電流源動作會明顯比較快，
而溫度計碼部分因為經過比較多邏輯電路轉換，會有 2 到 3 奈妙時間差別，且每一溫 度計碼經過邏輯閘數也不一樣，反應速度也不同，為了消除這些電路延遲影響，以及 簡化電路設計，在驅動電流源開關電晶體之前，所有控制訊號均經過拴鎖電路，拴鎖 電路動作由時脈波控制，使電流源切換開關的動作完全受到時脈波控制，達到整個數 位到類比電路訊號同步動作。圖 4.11 為拴鎖電路電路圖，圖 4.12 為拴鎖電路佈局結 果，電晶體規格表列於表 4.5 所示，圖 4.13 為 6 位元二進碼轉換為 63 碼溫度計碼及 栓鎖電路完整轉碼電路佈局，圖 4.14 為數位到類比轉換器電路完整佈局結果，溫度計 碼部分採用四象限對稱佈局，每一現象中包含完整溫度計碼編碼電路，訊號拴鎖電路，
電流源以及電流源開關，電流源開關驅動電路。
(a)方塊圖 (b)電路圖 圖 4.11 Latch 電路
圖 4.12 Latch 電路佈局
表 4.5 Latch 電路電晶體規格
Transistor Size(W/L)-um Transistor Size(W/L)-um inv switch
MP 1 3 / 0.35 SwP 1 10 /0.35 MN 12 1 / 0.35
圖 4.13 6 位元二進碼轉換為 63 碼溫度計碼及栓鎖電路完整轉碼電路佈局
圖 4.14 數位到類比轉換器佈局 5.2 Post simulation 模擬結果
此部份為電路佈局後模擬結果，圖 4.15 為 12 位元 DAC 輸出兩端電流波型(tt 25
°C)，單端電流為 14 mA，每一電流增量為 3.4 uA，訊號轉換週期為 10 ns，12 位元完成階梯波數位碼轉換時間為 41 us ，資料擷取後經由 Matlab 程式運算，
差動非線性誤差(DNL)最大值為 0.51 I LSB，所有差動非線性誤差值顯示於圖 4.16，累積非線性誤差(INL)最大值為 0.45 I LSB，所有累積非線性誤差值顯示 於圖 4.17 ，表 4.6 為 post-simulation 在電路設定值不改變下，僅改變外部情 況的溫度和電源電壓，和在 TT ,SS 情況下結果。
圖 4.15 post simulation 輸出電流波形結果
圖 4.16 DNL 結果 (TT 25°C)
圖 4.17 INL 結果 (TT 25°C)
表 4.6 12 bit DAC 佈局後模擬結果
項次 DNL INL TT SS 25°C 125°C Iout(mA) 1 0.51 0.45 v v 16.8 2 0.45 0.2 v v 10.8
第五章 測試設定和量測結果
在這章我們介紹量測的環境，包括使用儀器和相關外部接線的電路，以下量測結 果依據前面各章模擬情況設定，以及使用台灣積體電路公司 0.35um 2P4M CMOS 混合信 號製程完成晶片設計。
5.1 測試環境設定
此部份介紹測試環境，如圖 5.1 晶片測試圖，除晶片部份外，我們需要準備一台 電源，一台示波器，一台含有 12 位元波型碼產生器的邏輯分析儀，5KΩ精密可變電阻 七個，和 50Ω電阻兩個，如圖 5.1 晶片測試圖接線。
圖 5.1 晶片測試圖
電源:此部份可用一般電源供應器或是使用電池經電壓調整穩壓電路，電壓值為 3.3
伏特，為提供數位到類比轉換器使用和其偏壓電源可變電阻電源使用。使用電源供應 器優點在於方便調整電壓和容易觀測電流變化，缺點在於此電源有相當程度的變動，
要得到比較穩定的電壓源可以使用電池經電壓調整穩壓電路，電壓變動量會比電源供
應器小很多，但是要觀測電流值要有很精密電流表，相較於使用電源供應器而言比較 infiniium 54832 型示波器上我們可以選擇個別波型數據儲存格式(.csv)將所要資料擷 取再使用 Matlab 軟體計算差動非線性誤差(DNL)和累積積非線性誤差(INL)。而示波器 面板上量測波型可用圖型圖檔(.bmp)擷取。當輸入為正旋波的數位碼時，我們不再量
波型碼，因為波型碼產生器僅能產生簡單波型的數位碼，或是在鍵盤上逐碼輸入想要 的碼。若要輸出指定型式波型的數位碼，則必需從外部產生所要的碼之後(可用 Matlab 程式產生)，再輸入到波型碼產生器，以 Agilent logic analysis 16702B 機型並以正 旋波圖型碼為例，首先進入 Patten generator 模式，選定數位碼轉換頻率並設定此頻 率由內部產生或是由外部控制，設定輸出舖腳位和相對應位元位置，載入外部產生所 要的碼，或是由內部自行產生，完成波型碼和轉換頻率以及舖位設定後離開設定畫面 並回到 Patten generator 目錄下，選擇執行項(RUN)，選擇連續執行，執行時間約十 秒鐘後完成，此時輸出舖開始輸出波型的數位碼，CLK 舖輸出轉換頻率，要注意此時波 VR1 VR1-1 VR1-2 VR1-3 VR1-4，這七個偏壓點均為電壓偏壓，並不會消耗功率，並且 電位介於 0V ~3.3V 間，為使此部份耗電少，可儘量使用比較高阻值的可變電阻，VR1 VR1-1 VR1-2 VR1-3 VR1-4 等可變電阻要使用精密可調整型電阻，因為此部份在量測前 校正時會影響到數位到類比轉換器(DAC)中低位元部份二進位權重電流源電流量調整。
5. 從回步驟 1 調整到最佳情況。
6. 調整輸入訊號，包刮 clk, B1~B12，並用示波器逐一檢查，確定和 H-spice 電 路模擬情況相同，clk 正緣要延遲輸入信號 2~3ns，以確保 Latch 電路能夠抓 取正確輸入信號。
量測:
7. 輸入 1MHZ clk 和二進位碼 B1~B12，量測 DAC 輸出端 y 以及 yb 是否步階增減。
8. 逐步增加輸入頻率到 100MHz 以上及量測輸出結果，並計算 DNL,INL 值。
9. 逐一量測每一個 IC 並紀錄結果。
5.2 量測結果
圖 5.2 步階波輸出波形
圖 5.3 DNL=0.9 LSB
圖 5.4 INL=2.5 LSB
圖 5.5 SIN 波輸出波形，fs=685.48KHz fc=108MHz
圖 5.6 SIN 波頻譜 SFDR 為=70.99dB (11.5 bit)
圖 5.7 SIN 波頻譜，fs=685.55KHz，fc=108MHz
量測結果如圖 5.2 到 5.8，圖 5.2 為量測差動非線性誤差和累積非線性誤差的波 型，此波型為數位到類比轉換器，操作在轉換頻率 100MHz，由邏輯分析儀輸入 12 位元 階梯波型碼，到數位到類比轉換器數位輸入端，量測數位到類比轉換器數位輸出端 out+(紫色曲線)，out-(黃色曲線)，差動輸出(黃色曲線)，圖中最下方為 MSB 輸入波 型，同時可以更明顯顯示此量測波型週期，輸出電流最大值為 16mA，輸出負載為 50Ω，
單端輸出最大值為 0.8V，差動輸出值為 1.6V，每一 VLSB為 1.6/4096=390uV。圖 5.3 為 擷取圖 5.2 差動輸出訊號經過 Matlab 程式運算差動線性誤差(DNL)結果，最大差動非 線性誤差為 0.9 LSB。圖 5.4 亦為擷取圖 5.2 差動輸出訊號經過 Matlab 程式運算累積 非線性誤差(INL)結果，最大累積非線性誤差為 2.5 LSB。圖 5.5 波型其目的為量測訊 號 和 雜 訊 比 ， 輸 入 數 位 訊 號 操 作 在 轉 換 頻 率 108MHz ， Sinwave 頻 率 選 擇 為 685.55KHz[(108MHz x 13)/2048]，邏輯分析儀圖型碼選用轉換頻率為 108MHz，每一訊 號週期的轉碼碼數為 108MHz/685.55KHz = 157，震幅調整到 90%滿刻度輸出量，產生 12 位元 Sinwave 波型碼，輸入到數位到類比轉換器數位輸入端，量測數位到類比轉換 器數位輸出端 out+(紫色曲線)，out-(紅色曲線)，差動輸出(黃色曲線)，輸出負載為
50Ω，單端輸出值為 0.7V，差動輸出值為 1.43V，圖 5.6 為訊號頻譜，頻率為 685.55KHz，大小為-3dB，2nd tone 大為-73.99dB，SFDR 為 70.99dB，線性度為 11.5 bit ， 圖 5.7 同為訊號頻譜，為頡取圖 5.6 輸出訊號經 Matlab 程式計算功率頻譜，頻寬設 為二分之一轉換頻率(54MHz)，計算 SNR=66.87dB 相當於 10.8 bit，SNDR=61.8dB 相當 於 10 bit。圖 5.8 為七棵晶片在改變轉換頻率由 1MHz 到 130MHz 量測 SFDR 結果，均 達到 IEEE 802.11a 要求規格，10 bits，轉換頻寬在 54Mbps。
圖 5.8 輸出位元數對轉換率曲線
第六章 結論與未來工作展望
數位/類比轉換電路中電流源的精確直接影響轉換器第效能，本篇論文使用溫度計 碼和二進位權重碼組成 12 bit 的轉換器，為達到設計上要求採用 6bit(63)的溫度計碼 電流源和 6bit 二進位權重碼電流源，要使每一個溫度計碼的電流源相同，採用抗製程 漂移偏壓技術電流源，使每一電流源有均一特性並且在製程等因素變化下會有相同變 化情況，在 gradient error 的考量方面採用四象限對稱佈局，消除線性梯度誤差和拋 物線梯度誤差補償，此法可以使電路有最小的 DNL，因為相鄰電流源間有最小誤差，INL 的累積特性因亦可壓抑在一定小的範圍之內，且使整個數位/類比轉換電路(DAC)的各 電流源誤差自動調整到該晶片平均的梯度誤差上。
溫度計碼電流源式數位到類比轉換器，對電流源要有很精確要求，尤其在高解析
溫度計碼電流源式數位到類比轉換器，對電流源要有很精確要求，尤其在高解析