第五章 測試設定和量測結果
5.2 量測結果
圖 5.2 步階波輸出波形
圖 5.3 DNL=0.9 LSB
圖 5.4 INL=2.5 LSB
圖 5.5 SIN 波輸出波形，fs=685.48KHz fc=108MHz
圖 5.6 SIN 波頻譜 SFDR 為=70.99dB (11.5 bit)
圖 5.7 SIN 波頻譜，fs=685.55KHz，fc=108MHz
量測結果如圖 5.2 到 5.8，圖 5.2 為量測差動非線性誤差和累積非線性誤差的波 型，此波型為數位到類比轉換器，操作在轉換頻率 100MHz，由邏輯分析儀輸入 12 位元 階梯波型碼，到數位到類比轉換器數位輸入端，量測數位到類比轉換器數位輸出端 out+(紫色曲線)，out-(黃色曲線)，差動輸出(黃色曲線)，圖中最下方為 MSB 輸入波 型，同時可以更明顯顯示此量測波型週期，輸出電流最大值為 16mA，輸出負載為 50Ω，
單端輸出最大值為 0.8V，差動輸出值為 1.6V，每一 VLSB為 1.6/4096=390uV。圖 5.3 為 擷取圖 5.2 差動輸出訊號經過 Matlab 程式運算差動線性誤差(DNL)結果，最大差動非 線性誤差為 0.9 LSB。圖 5.4 亦為擷取圖 5.2 差動輸出訊號經過 Matlab 程式運算累積 非線性誤差(INL)結果，最大累積非線性誤差為 2.5 LSB。圖 5.5 波型其目的為量測訊 號 和 雜 訊 比 ， 輸 入 數 位 訊 號 操 作 在 轉 換 頻 率 108MHz ， Sinwave 頻 率 選 擇 為 685.55KHz[(108MHz x 13)/2048]，邏輯分析儀圖型碼選用轉換頻率為 108MHz，每一訊 號週期的轉碼碼數為 108MHz/685.55KHz = 157，震幅調整到 90%滿刻度輸出量，產生 12 位元 Sinwave 波型碼，輸入到數位到類比轉換器數位輸入端，量測數位到類比轉換 器數位輸出端 out+(紫色曲線)，out-(紅色曲線)，差動輸出(黃色曲線)，輸出負載為
50Ω，單端輸出值為 0.7V，差動輸出值為 1.43V，圖 5.6 為訊號頻譜，頻率為 685.55KHz，大小為-3dB，2nd tone 大為-73.99dB，SFDR 為 70.99dB，線性度為 11.5 bit ， 圖 5.7 同為訊號頻譜，為頡取圖 5.6 輸出訊號經 Matlab 程式計算功率頻譜，頻寬設 為二分之一轉換頻率(54MHz)，計算 SNR=66.87dB 相當於 10.8 bit，SNDR=61.8dB 相當 於 10 bit。圖 5.8 為七棵晶片在改變轉換頻率由 1MHz 到 130MHz 量測 SFDR 結果，均 達到 IEEE 802.11a 要求規格，10 bits，轉換頻寬在 54Mbps。
圖 5.8 輸出位元數對轉換率曲線
第六章 結論與未來工作展望
數位/類比轉換電路中電流源的精確直接影響轉換器第效能，本篇論文使用溫度計 碼和二進位權重碼組成 12 bit 的轉換器，為達到設計上要求採用 6bit(63)的溫度計碼 電流源和 6bit 二進位權重碼電流源，要使每一個溫度計碼的電流源相同，採用抗製程 漂移偏壓技術電流源，使每一電流源有均一特性並且在製程等因素變化下會有相同變 化情況，在 gradient error 的考量方面採用四象限對稱佈局，消除線性梯度誤差和拋 物線梯度誤差補償，此法可以使電路有最小的 DNL，因為相鄰電流源間有最小誤差，INL 的累積特性因亦可壓抑在一定小的範圍之內，且使整個數位/類比轉換電路(DAC)的各 電流源誤差自動調整到該晶片平均的梯度誤差上。
溫度計碼電流源式數位到類比轉換器，對電流源要有很精確要求，尤其在高解析 度電路上，對電流源設計難度頗高，在本論文基礎下，若採用三角-積分調變方式，將 雜訊移到高頻處，將會大幅提昇電路解析度，此方面會是接下來很好的研究方向。
Reference
[1] 蔡志厚; “ Design on Low-Variation Gm-C Analog Filter＂國立交通大學碩 士論文，中華民國九十三年九月。
[2] J. Bastos, A.M. Marques, M.S.J. Steyaert, and W. Sansen, “A 12-bit intrinsic accuracy high-speed CMOS DAC,＂IEEE Journal of Solid-State Circuits,vol.33, Dec.1998,pp.1959–1969.
[3] J. Deveugele, G. Van der Plas, M. Steyaert, G. Gielen, and W. Sansen,
“A gradient-error and edge-effect tolerant switching scheme for a high-accuracy DAC,＂IEEE Transactions on Circuits and Systems, Jan.
2004, pp.191–195.
[4] L.E.Jr. Boylston, K. Brown,and R. Geiger, “ Enhancing performance in interpolating resistor string DACs,＂ IEEE 2002 45th Midwest Symposium on Circuits and Systems, vol.2, Aug.2002,pp.II-541–II-544.
[5] P.K. Oborn, D.T. Comer, “A new digital to analog converter resistor string architecture,＂ IEEE International ASIC Conference and Exhibit, Tenth Annual, Sept.1997,pp.304–307.
[6] Chunlei Shi, J. Wilson, and M. Ismail, “Design techniques for improving intrinsic accuracy of resistor string DACs,＂IEEE International Symposium on Circuits and Systems,vol.1, May 2001,pp.400–403.
[7] P.Ju,K.Suyama,P.Jr.Ferguson,LeeW., “A highly linear switched- capacitor DAC for multi-bit sigma-delta D/A applications,＂ IEEE Transactions on Circuits and Systems,vol.1, May 1995,pp.9–12.
[8] Un-Ku Moon,J. Silva, J. Steensgaard, and G.C.Temes,“A switched-capacitor DAC with analog mismatch correction,＂ The 2000 IEEE
International Symposium on Circuits and Systems, pp.421–424, May 2000 [9] Shu-Yuan Chin and Chung-Yu Wu, “ A 10-b 125-MHz CMOS digital-to-analog
converter (DAC) with threshold-voltage compensated current sources,＂
IEEE Journal of Solid-State Circuits, Nov.1994, pp.1374–1380.
[10] Chi-Hung Lin, K.Bult, “A 10-b, 500-MSample/s CMOS DAC in 0.6 mm2,＂IEEE Journal of Solid-State Circuits,vol.33, Dec. 1998,pp.1948-1958.
[11] G. R. Ritchie, J.C. Candy, and W. H. Ninke, “Interpolative digital to Analog converters,＂IEEE Transactions on communication.,vol.COM-22,
Nov.1974,pp.707-1806.
[12] J. C. Candy and An-Ni Huynh, “Double interpolation for digital-to- analog conversions ,＂IEEE Transactions on communication., vol. COM- 34, Jane 1986,pp. 7-81.
[13] 李柏鈺, “A 14-bit 200Ms/s Digital to Analog Converter Without Trimming,＂淡江大學碩士論文，中華民國九十二年六月。
[14] E. Säckinger, W. Guggenbühl,“A high swing, high impedance MOS Cascade circuit,＂IEEE Journal of Solid-State Circuits,vol.25, Feb.1990,pp.
289-298.
[15] Russ E. Radke, Aria Eshraghi, Terri S. Fiez, “A 14-Bit Current-Mode Sigma-Delta DAC Based Upon Rotated Data Weighted Averaging,＂IEEE Journal of Solid-State Circuits,vol.35, Aug.2000,pp.1074-1083.
[16] Vadipour ,and Morteza, “Gradient error cancellation and quadratic error reduction in unary and binary D/A converters,＂IEEE Transactions on Circuits and Systems, Dec.2003,pp.1002–1007.
[17] Yonghua Cong, R.L. Geiger, “Switching sequence optimization for gradient error compensation in thermometer-decoded DAC arrays,＂ IEEE
Transactions on Circuits and Systems II: Analog and Digital Signal Processing,vol.47,July 2000,pp.585–595.
[18] Yang Ke, Wang Xiaofeng, Chen Zaiman, Ren Junyan, “New switching sequence for gradient error compensation in thermometer-decoded DAC arrays,＂
IEEE International ASIC, Proceedings 5th International Conference, vol.1,Oct.2003,pp. 693-697.
[19] Behzad Raszvi, “Design of Analog CMOS Integrated Circuits, “ McGraw-Hill, New York, 2001.
[20] Star-Hspice Manual, Release 2001.2 , June 2001.
[21] Johns, Ken Martin, “Analog Integrated Circuit Design,＂ John Wiley &
Son, 1996.