第四章 太陽能供電之直流微電網系統控制策略
4.4 直流微電網系統控制模擬
4.4.4 直流微電網系統控制切載模擬
討論在切載時，所提出之直流微電網系統架構的特性，藉由電腦模擬軟體 PSIM，考慮輸出負載RLoad為50Ω及200Ω互相切換為模擬條件。模擬太陽能發 電在最大功率點輸出下，負載分別為負載從50Ω切至200Ω及負載從200Ω切至
Ω
50 之暫態下負載電流iLoad、直流鏈電壓v 、各別電容電壓dc vC1,vC2、控制命令
contB
v 、電池電流i 之切載波形變化模擬圖如圖 4.22 及圖 4.23 所示。 B
當負載RLoad在切載時，藉由觀察模擬圖可發現，所提出之直流微電網系統 控制策略，藉由電池電流i 波形變化我們可以觀察直流微電網系統運作模式。如B 圖 4.22 所示，負載從50Ω切至200Ω時，太陽能維持在最大功率下供給超過負載 所需求，使直流鏈電壓上升，此時直流鏈電壓控制使電池電流i 從負至正，維持B 直流鏈電壓穩定; 如圖 4.23 所示，負載從200Ω切至50Ω時，太陽能維持在最大 功率下供給不足負載所需求，使直流鏈電壓下降，此時直流鏈電壓控制使電池電 流i 從正至負，維持直流鏈電壓穩定。整體觀察，直流微電網系統正常操作下，B 在負載切換下，所提出之直流微電網系統控制策略，在切載下是可行的。
A
第五章
實作電路與結果
5.1 現場可規劃邏輯閘陣列(FPGA)介紹
現場可規劃邏輯閘陣列(Field Programmable Gate Array，FPGA)是一種可規劃 邏輯陣列 IC，它提供了「邏輯閘陣列」(Gate Array，GA)元件的特性與「可程式 陣列邏輯」(Programmable Array Logic，PAL)元件的規劃彈性，具有以下幾個特 點：一、使用者可以規劃任意邏輯電路；二、FPGA 元件可以重複使用燒錄；三、
可以快速合成使用者的電路；四、具有完善的軟體可以配合使用。
利用 FPGA 來實現控制系統有著不少優勢在，除了有較高的運算時脈外，其 平行運算的能力也相當高。除此之外，利用 FPGA 實現的控制器，其行為亦非常 接近 等 效之類比 控 制 器， 而 且不但 能 保 留 其 優 點，如 無計算 上 的延遲(No Calculation Delay)、更高的頻寬(Higher Bandwidth)等；更能將其缺點排除，如參 數漂移(Parameter Drifting)、較低的積分層級(Poor Level of Integration)。除此之 外，FPGA 與其類似功能之 CPLD 做比較亦存在不少優點，在編程上 FPGA 比 CPLD 具有更大的靈活性，且 FPGA 非常適合複雜邏輯結構，這些優勢也讓 FPGA 更適合使用在控制系統上。
FPGA 元 件 內 部 主 要 包 含 了 三 大 部 分 ， 數 萬 個 標 準 的 可 程 式 邏 輯 單 元 (Configurable Logic Blocks，CLBs)，排列形成N×N 的電路矩陣；每個邏輯單元 均連接至縱向網路及橫向網路，外部在圍繞一圈輸入輸出單元，如圖 5.1 所示。
當電路完成設計後，便可以把產生之電路架構編譯檔下載至 FPGA 中進行連線規 劃，成為一顆具有特定功能之 IC。這樣不但縮短了研發時間，同時又擁有多次 燒錄等功能，而且也大大增加設計方法上之彈性。
接下來將介紹 FPGA 的設計流程。首先 FPGA 的設計方法有二種，分別為 圖形化流程(Schematic Flow)以及硬體描述語言編輯(HDL Editor)，然而近年來電
錯誤，因此利用硬體描述語言的設計方式成為主流，一般常見的硬體描述語言有 VHDL、Verilog 等，而本論文所使用的為 Verilog。
圖 5.1 FPGA 元件基本結構
將所希望設計的電路利用上述方法完成後，接下來則可以做行為模擬 (Behavior Simulation)及合成後的函數模擬(Function Simulation)，藉此可以了解所 設計的電路功能是否正確。驗證功能正確後，就可以進行時序模擬(Timing Simulation)，模擬電路在燒入 FPGA 後，所造成延遲是否符合需求。
本論文所使用之現場可規劃邏輯閘陣列發展版，型號為 UBD-Spartan3E- ST3E。該發展版之核心為 Xilinx 公司所研製，其型號為 Spartan-3E XC3S250E，
並且是使用 Xilinx ISE 10.1i 之軟體進行編譯。此核心內部擁有 4896 個 4-input 的 LUT(Look-Up Table)以及 Slice 正反器(Slice Flip-Flop)，封裝為 PQFP 208 隻腳 位，其中可以供使用者自由使用之腳位共有 158 隻。此外尚包含 12 個 18K-bits 的 Block RAMs，12 個 18 乘以 18 的硬體乘法器。而在發展板上也提供 8 個指撥 開關、8 個按鍵、8 個 LED 訊號燈以及 40MHz 之石英震盪器。
晶片設計之目的，除了可以達成所需之規格要求，更希望可以達到最小的電 路面積，降低晶片製作成本，本篇論文以 FPGA 實線電流源供電之無位置感測速 度控制，可藉由 Logic Elements(LEs)使用的多寡，間接表示電路設計的面積。表 5.1 為 FPGA 之使用率分析表。
表 5.1 FPGA 之使用率
Logic Elements 可使用 已使用(使用率) 4 Input LUTs 4896 1552(31%) Slice Flip-Flops 4896 596(12%)
IOBs 158 42(26%)
MULT 18X18s 12 7(58%)
5.2 實作電路
太陽能供電之三階層升壓電路實現直流微電網系統控制實作，以 Xilinx 之 Spartan 系列中 XC3S250E 的晶片為實現直流微電網系統控制平台。主要包括了 太陽能電源模擬器、功率級電路、數位類比轉換電路、類比數位轉換電路以及閘
CLK SDATA CONVST SFRM CLK SDATA CONVST SFRM CLK SDATA CONVST SFRM
Gate
FPGA XC3S250E
CLK EN DATA
D/A
PCM56P
MAX121 MAX121 MAX121
圖 5.2 實作電路架構
本論文之主電路採用太陽能電源模擬器作為輸入電源，經由三階層升壓直流 直流轉換器作為整個系統的前級，雙向直流直流轉換器作為後級輸出。採用太陽 能電源為輸入，經過三階層升壓直流直流轉換器後，太陽能電源為最大功率點輸 出，再經由雙向直流直流轉換器穩定直流鏈，穩定輸出於負載端。開關驅動電路 自 FPGA 接收四個開關訊號，進行隔離放大，用以驅動 IGBT 模組。IGBT 模組 為使用Fuji Electric 公司所生產之型號 2MBI100U4A-120。實作電路照片如圖 5.3 所示。而下圖 5.3 為蓄電池組照片，蓄電池之規格參數與表 4.1 相同。
電流回授
圖 5.3 實作電路照片
圖 5.4 蓄電池組照片
5.2.1 太陽能電源模擬器
本論文採用之太陽能電源模擬器為 Chroma 62150H-600S 系列，來進行太陽 能之功率(P)-電壓(V)曲線模擬。太陽能電源模擬器輸出電壓範圍為 0~600V，輸 出電流範圍為 0~25A，具有響應快速之設計以模擬太陽電池的輸出 I-V 曲線，此 可應用於光伏變頻器的最大功率追蹤(MPPT)效能測試。此 62150H-600S/1000S 具有高速 100kHz 的數字化資料擷取連續量測線路及數位濾波機制，及高速 25kHz 的 D/A 控制，可精準地模擬 I-V 曲線。
使用者可簡單地於從前面板按鍵或遠端控制器經由標準的 USB/RS232/
RS485/APG 控制介面與選購的 GPIB& Ethernet 控制介面設定太陽電池 I-V 特性 (Voc/Isc/Vmpp/Impp)後輸出一模擬太陽電池陣列 I-V 曲線予光伏逆變器測試其靜 態 MPPT 效能，太陽能模擬器儀控介面圖如圖 5.5 所示。本文採用之太陽能電源 模擬參數於表 3.2 相同。
圖 5.5 太陽能模擬器儀控介面
5.2.2 閘極驅動電路(Gate driving circuit)
由於 FPGA 控制器之輸出訊號無法直接推動主電路之開關，所以都會在控制 電路與主電路之間設計閘極開關驅動電路，為了使系統更加安全，也會在閘極驅 動電路加入光耦合 IC，使主電路和控制電路之間有隔離，萬一主電路燒毀，也 不會致於影響控制電路，況且主電路的功率量級遠大於控制電路，加裝隔離，也 可以避免能量流入控制電路，以及減少雜訊的干擾。
如圖 5.6 所示，由控制核心 FPGA 輸出的開關訊號連接到閘極驅動電路，用 以驅動主電路中的功率開關。其架構是由一個光偶合 IC TLP250 做為隔離，當輸 入端為高電位，IC 腳位 8 及 6 將會導通，因此透過後級之電路設計可以使 Gate 端以及 Source 端之間產生 12V 的電壓使功率開關導通;而當輸入電壓為低電位 時，IC 腳位 5 及 6 將會導通，因此透過後級之電路設計可以使 Gate 端以及 Source 端之間產生-8.2V 的電壓使功率開關完全截止。
2
3
8
5 6 PWM
Gate
Source
TLP250
220Ω
kΩ 10
Ω 20
V 2 . uF 8
1000 1uF
kΩ 100
圖 5.6 閘極驅動電路
5.2.3 類比數位轉換電路(A/D)
個電壓隨耦器(Voltage follower)。3
5.2.4 數位類比轉換電路(D/A)
數位類比轉換器的功能是能將數位訊號轉換成類比訊號，在實作上，需要觀 測控制器內部訊號現象，所以會需要將數位訊號呈現在示波器上，以方便除錯或 是觀察波形。本文中採用四組數位類比轉換器，所以最多可以同時觀察四組訊號。
數位類比轉換器組成如圖 5.8 所示，所使用的 IC 為 PCM56P，首先由 FPGA 內部的 D/A 模組給予 IC PCM56P 輸出訊號，再經過一個反相放大器將 PCM56P 輸出的±3V放大至±10V 給予示波器觀測。
1
PCM56P
8 3 16
5 6 7
9 10 2 12 11 13 CLK
EN DATA
FPGA
-5V
+5V
Ω k 10
Ω k 33
Ω 100
TL074
圖 5.8 數位類比轉換電路
5.3 直流無限匯流排實作
系統連接於直流匯流排之啟動最大功率追蹤及電壓平衡控制啟動之啟動實 作。由於在太陽能電源未達到最大功率追蹤時，直流微電網系統無法提供最大功 率輸出於直流匯流排，所以須將啟動最大功率追蹤控制。啟動過程為設置控制命 令vcont1 =0.4之啟動太陽能最大功率追蹤實作如圖 5.9 所示;到達最大功率追蹤點 穩態時將電壓平衡控制啟動於三階層升壓電路之電壓、電流波形過程變化如圖 5.10 所示。
從啟動實作如圖 5.9 所示，可以看到在一開始啟動太陽能最大功率追蹤的時 候，輸入電壓vpv及電感電流i 快速達到最大功率點之電壓點及電流點，而電容L 電壓vC1及
C2
v 因電容值不一致使電壓不相等。此時將系統切至電壓平衡控制，
可看出兩者電容電壓慢慢趨近至平衡，即可完成電壓平衡控制，完成系統連接於 直流匯流排之啟動實作。
V 100
V 80
V 120
A 4
A 2
A 6
V 100
V 80
V 120
vpv
iL
C1
v
C2
v MPPT
ms 500 圖 5.9 直流匯流排之太陽能最大功率追蹤實作波形
vpv
iL
C1
v
C2
v
ms 500 V
100 V 80
V 120
A 4
A 2
A 6
V 100
V 80
V 120
Voltage Balance
圖 5.10 直流匯流排之電壓平衡控制實作波形
到達最大功率追蹤點穩態時之未啟動電壓平衡控制之電容電壓不平衡，使電 感電流漣波不一致之電容電壓及電感電流漣波波形實作如圖 5.11 所示;啟動電壓 平衡控制使電容電壓平衡及電感電流漣波一致，電壓平衡控制之電感電流漣波波 形實作如圖 5.12 所示。
如圖 5.11 所示，可以看到未啟動電壓平衡控制的時候，因電容電壓vC1及vC2 不相等使電感電流i 漣波波形不一致，而取樣之電流漣波值L I 、L Ivc1及Ivc2不相 等;切至電壓平衡控制如圖 5.12 所示，可看出電容電壓
C1
v 及vC2平衡使電感電流 i 漣波波形一致，而取樣之電流漣波值相等，完成系統之電壓平衡控制。 L
us
5.4 直流微電網系統控制啟動實作
由於在太陽能電源未達到最大功率追蹤時，直流微電網系統無法提供最大功 率輸出於負載端，所以須將啟動最大功率追蹤控制。啟動過程為設置控制命令
4 .
1 =0
vcont 之啟動太陽能最大功率追蹤實作如圖 5.13 所示;到達最大功率追蹤點 穩態時將電壓平衡控制啟動於三階層升壓電路之波形過程變化如圖 5.14 所示。
vcont 之啟動太陽能最大功率追蹤實作如圖 5.13 所示;到達最大功率追蹤點 穩態時將電壓平衡控制啟動於三階層升壓電路之波形過程變化如圖 5.14 所示。