第三章 可程式控制增益放大器電路分析與設計
3.7 直流偏移抵消(DC-Offset Cancellation)電路
直流電壓偏移產生的原因是因為製程的不理想特性或其他因素 而產生直流偏壓位準有所偏移，也就是在可程式控制增益放大器輸入 端若是有很微小的直流偏移電壓，而當直流偏移電壓隨著高增益的多 級可變增益放大器放大後，會將可變增益放大器兩端差動的直流偏壓 點拉開，最後造成訊號失真，故需在可程式控制增益放大器中加入直 流偏移抵消(DC-Offset Cancellation)電路，如圖 3.15 所示，來解決此 一問題。簡單來說直流偏移抵消電路的功用，是將可程式控制增益放 大器的直流偏移電壓降低或是濾除。
第三章 可程式控制增益放大器電路分析與設計
圖 3.15 直流偏移抵消電路
直流偏移抵消電路分為兩個部份，低通濾波器 LPF(Low Pass Filter)與偏移減法器(Offset Subtracter)。低通濾波器 LPF，其主要功能 是取出輸出信號的直流信號，濾除高頻信號，因而改變偏移減法器的 偏壓電流大小，進而調整第一級可變增益放大器的輸出直流電壓位 準，達到直流偏移抵消的動作。
可程式控制增益放大器加入直流偏移抵消電路之後，整體電路為 一閉迴路電路，如圖 3.16 所示，其五級可變增益放大器的轉移函數 可表示為A(s)，直流偏移抵消電路的轉移函數可表示為 β(s)。
( )s β
A s( )
圖 3.16 五級可變增益放大器與直流偏移抵消電路
因此可程式控制增益放大器電路的轉移函數，如(3.21)表示：
( ) ( ) ( ) ( )
f 1
Vout A s A s = =
Vin +A s β s (3.21)
假設 Ao為 A(s)的增益，PA為 A(s)的極點，極點PA位置在可程式控制 增益放大器的輸出端，因此 A(s)與極點，如(3.22)表示：
( )
1o A
A s = +As P 1
A L L
P
=
R C (3.22)假設直流偏移抵消電路的直流增益為一，則β(s) ，如(3.23)表示：
( )
11
β
β s = +Ps
(3.23)
第三章 可程式控制增益放大器電路分析與設計
1 1 R 2C
Pβ
=
⎛ ⎞
⎜ ⎟
⎝ ⎠
，其中R=RLPF1= RLPF1，C=CLPF
因此可知，電路整體的轉移函數，如(3.24)表示：
( )
( )
2
1 1 1 1
1 1
1 1
o
f A
o
A
o o
A o
A A
A s A P
A s A A
s s
P P
A s A P
P P
s s A
P P P P
β
β β
β β
β
+
= =
+ + ⋅
+ + +
= +
+ + +
(3.24)
3.8 4 轉 14 解碼器(4-to-14 Decoder)
4 轉 14 解碼器是為了要控制每一級可變增益放大器增益(-1dB ~ 13dB)共 15 種增益值變化，4 轉 14 解碼器的工作原理是控制可變增 益放大器內源級退化電阻網路的電晶體開關，由於同一時間內只能控 制一個開關導通設定一個增益值輸出，因此 4 轉 14 解碼器的輸出碼 為單一碼輸出，而輸入碼則為二進位碼(Binary Code)形式，4 轉 14 解 碼器其真值表，如表 3.1 所示，將真值表以布林代數描述，如(3.25) 表示：
表 3.1 4 轉 14 解碼器真值表
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 13
0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 12
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 11
0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 1 10
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 9
0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 8
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 7
0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 6
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 5
0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 4
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 3
0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 2
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1
G14 G13 G12 G11 G10 G9 G8 G7 G6 G5 G4 G3 G2 G1 B4 B3 B2 B1
Output Input
Gain(dB)
4 to 14 Decoder
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 13
0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 12
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 11
0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 1 10
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 9
0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 8
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 7
0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 6
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 5
0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 4
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 3
0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 2
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -1
G14 G13 G12 G11 G10 G9 G8 G7 G6 G5 G4 G3 G2 G1 B4 B3 B2 B1
Output Input
Gain(dB)
4 to 14 Decoder
1 1 2 3 4 2 1 2 3 4 3 1 2 3 4 4 1 2 3 4 5 1 2 3 4 6 1 2 3 4 7 1 2 3 4 G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B
=
=
=
=
=
=
=
8 1 2 3 4 9 1 2 3 4 10 1 2 3 4 11 1 2 3 4 12 1 2 3 4 13 1 2 3 4 14 1 2 3 4 G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B
=
=
=
=
=
=
=
(3.25)
4 轉 14 解碼器電路，如圖 3.17 所示，是利用基本邏輯閘 NAND 閘與 NOT 閘組合成一個 4 位元輸入的 AND 閘，完成 4 轉 14 解碼器 電路。
第三章 可程式控制增益放大器電路分析與設計
圖 3.17 4 轉 14 解碼器電路
3.9 7 轉 20 解碼器(7-to-20 Decoder)
可程式控制增益放大器共有五級可變增益放大器，每一級皆有一 個 4 轉 14 的解碼器，五級可變增益放大器總共會有 20 個位元輸入，
所以需要一個 7 轉 20 解碼電路，如圖 3.18 所示，其選定 7 位元的 原因是因為可程式控制增益放大器的增益值變化範圍為 -5dB ~ 65dB，共有 71 種變化，所以 71 2< 7 =128，所以僅需 7 位元就可滿 足 此 條 件 。 7 轉 20 的 解 碼 電 路 ， 採 用 可 程 式 化 邏 輯 陣 列 PLA(Programmable Logic Array )架構，可以設計出所需的增益分配規 劃。而可程式控制增益放大器的增益範圍是從 -5dB 至 65dB，共有 71 個步階，所以解碼器共有 71 列；輸入 7 位元，所以解碼器共有 20
行。當外部輸入 7 位元數位碼經由 7 轉 20 解碼器就可得到一 20 位元 的數位碼來控制五組 4 轉 14 的解碼器。
7 轉 20 解碼器的設計，還需先考慮可程式控制增益放大器增益 分配的問題，所以要先決定增益如何分配，然後配合 4 轉 14 的解碼 器其相對應的輸入碼，再利用跳線決定開路或是短路來設定 7 轉 20 解碼器，即得到所要的輸出結果，在設計上是使用 MOS 電晶體作為 開關來當跳線使用。表 3.2 為 7 轉 20 解碼器的輸入與輸出位元對照 表，也是可程式控制增益放大器的增益分配設定表。
圖 3.18 7 轉 20 解碼器電路
第三章 可程式控制增益放大器電路分析與設計
表 3.2 7 轉 20 解碼器輸入與輸出位元對照表
0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 0 1 65
1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 64
0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 63
1 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 1 62
0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 0 0 1 61
1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 60
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 5
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 0 0 4
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 3
0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 0 2
1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1
1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0
0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 -1
0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 0 -2
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 -3
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 -4
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -5
B20 B19 B18 B17 B16 B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 D7 D6 D5 D4 D3 D2 D1
Output Input
Gain(dB)
7 to 20 Decoder
0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 0 1 65
1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 64
0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 63
1 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 1 62
0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 0 0 1 61
1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 60
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 5
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 0 0 4
1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 3
0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 0 2
1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1
1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0
0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 -1
0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 0 -2
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 -3
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 -4
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 -5
B20 B19 B18 B17 B16 B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 D7 D6 D5 D4 D3 D2 D1
Output Input
Gain(dB)
7 to 20 Decoder