第五章 利用碼字元(Code Wode)間的相關性解碼
5.3 硬體設計建議
此演算法最大的好處在於其可以利用簡單的硬體設計來實現此演 算法，在這節中將介紹硬體設計的方法，用低複雜度的硬體來完成此演 算法，達到快速解碼的目的。
在 5.1.3 節裡，我們對其演算法已經仔細介紹過，正如演算法所示，
實現硬體時同樣可分為兩個部分，第一個部分為計算位於同位檢查矩陣 中同一列裡面其值為 1 的元素所組成的集合 中每個元素做二位元加 法後的資訊，其中包括尋找可靠度最小以及第二小的值，以及將屬於集 合 中的每個元素的符號位元做互斥運算的倒數(inverter)來得到額 外資訊的符號資料。此部分可用圖(5.3-1)來表示，圖中上半段是利用 輸入資料的符號位元來做運算，其中碼字元同位檢查矩陣表(Code word parity check matrix table)可由隨機存取記憶體(RAM)輸入相對應的
=1 h
si
=1 h
si
資訊以完成。利用此記憶體輸出值來控制是否進行所需運算。
圖(5.3-1)下半段則是比較可靠度值大小的硬體架構圖，同樣利用由同 位檢查矩陣轉化而來的表來控制是否要進行比較的動作。其中 Reg0 是 為了能儲存最小值，而 Reg1 則是為了儲存第二小值。此硬體在執行，
即將最後所需要的符號位元由 輸出、最小值由 輸出而第二小 值由 輸出。
signout minout0
minout1
在執行 N 次的時間後，我們需要另一個硬體來做計算輸式輸出的動 作，此硬體主要是將之前的硬體區塊(Make information block, MIB) 所計算出的資訊，配合輸入的資料做處理。如 5.1.3 節裡所介紹的一樣，
此計算主要為找出軟式輸出的正負號；此外，在輸入資訊是最小值時，
以第二小值為輸出，否則以最小值做為輸出。此部分的硬體架構如圖 (5.3-2)所示，主要利用之前一個區塊所算好的資訊做為輸入， 為 符號位元的輸入， 為之前計算的最小值， 為次小值。
Signin
minin0 minin1
圖(5.3-1) 計算同位矩陣中同一列的訊息總合硬體架構圖
此處同樣會用到碼字元同位檢查矩陣表，藉此來判斷此是否屬於集合 之中，若計算的位元不屬於集合裡，則輸出為 0。
=1 h
si
由於同位檢查矩陣的列數不止一個，若我們希望能在 N 的時間之 內，將所有的資訊先行計算完成，而在下一個 N 的時間把所有的輸式訊 息計算出來，就需要有和同位檢查矩陣一樣多列數的硬體。圖(5.3-3) 為實際實現此種演算方法的硬體架構圖，其所對應的同位檢查矩陣有 I 列，圖中 MIB 區塊為圖(5.3-1)的硬體架構，用來先行計算同一列的訊 息總合，而 CSOB 則是圖(5.3-2)的硬體架構，用來將同一列中各個位元 的資訊計算出來。最後所有計算得到的軟式資訊需要再經過一個比較 器，以找出不同列所得的資訊中，絕對值最大的資訊做為最後的輸出。
在實際的應用上，我們還可以以管線(pipe-line)的方式來分段處 理，當區塊 CSOB 在解第一個碼字元的各位元軟式輸出時，區塊 MIB 則 可以對第二個碼字元做先行處理的動作。如此可節省計算所需的時間，
以達到更快速的解碼。
圖(5.3-2) 計算同一列中各個位元所帶訊息之硬體架構圖
圖(5.3-3) 利用碼字元間相關性解碼方法之硬體架構圖
---
第六章 模擬結果與硬體設計考量
---
在之前的第三、四、五章，我們已經分別對 MAP 演算法解碼、卻斯 (Chase)演算法延伸解碼以及碼字元相關性解碼，三種不同的解碼方法 一一介紹，因此本章將會將上述的理論模擬出來，藉由觀察模擬的結果 以更加了解各個方法的效能的不同；另外將對各個方法做實現硬體的考 量，如此可更加的了解不同方法的優缺點，及其適用的場合。