簡介

1-1 CT ΣΔ modulator 的應用

由於和差調變器(Sigma-Delta Modulator, SDM)運用了較多的數位訊號處理 來執行類比數位之間的轉換，不但減輕了類比電路元件設計上的需求，同時也能 達到不錯的解析度 [1]，一直以來在音頻上的應用非常普遍。而隨著製程的進步 以及在無線和有線傳輸通訊的迅速發展下，為了符合新訂制的標準，類比數位轉 換器在規格上的要求，如頻寬、解析度也不斷地提升。

較早期的 SDM 實現以電容切換式(Switched-Capacitor, SC)電路為主，但是 因為受限於電容充放電所需的趨穩時間(Settling Time)，在其放大器的設計上 通常需要 4 ~ 10 倍的時脈(Clock Frequency) [2]-[3], 頻寬大約在 ~10k 到幾 個 MHz。在高頻、寬頻的需求下，相較於 SC 電路的實現 ，CTM 的許多優點使其 受到極大的重視。其所需要的放大器增益頻寬乘積(Gain-Bandwidth Product, GBW)大為減低，約為 DTM 需求的三分之一 [4]-[5]，這使得整體的功率消耗降 低，也代表著 CTM 可以操作在更高的頻率。如[6]-[8]，在通訊的應用上，CT SDM 的設計上已達到 14-bits 20 MHz 的頻寬，而且功率消耗僅 20 mW，在現有的文 獻中是非常驚人的。

1-2 CT ΣΔ modulator 設計上的困難點

在要開始 CT SDM 的設計之前，首先會遇到的問題是如何去建立模擬環境。

在這方面，DT SDM 已有很完善的工具，包含非理想效應的模型(Model)可供設計 者們使用[9]-[11]。而且在迴路濾波器(Loop-Filter)的參數上，SC 電路的實現 是相對於電容的比例關係，所以製程上可以達到很高的匹配性(Matching)。使其 在對應數學推演的公式上也更為精準。相對於 DT，在 CT 系統上考量非理想效應 的影響來計算 Loop-Filter 較為複雜，也使其在 Model 上的建立較為困難。另外

CT SDM 的 RC 時間常數(Time- Constant)是一個絕對而非相對的值，以 TSMC 1P6M 0.18μm 製程為例，時間常數的乘積值變動量(Variation)大約有±30%，進而影 響到整個系統的穩定性。然而 CT SDM 最主要的缺點在於回授路徑上的額外迴路 延遲(Excess Loop Delay)以及時鐘抖動(Clock Jitter) [12]-[13]，嚴重的影 響到整個系統的表現。

1-3 模擬及設計考量上的介紹

關於這些存在的問題，已有許多可供參考的文獻，如運算放大器的有限增益 (Finite Gain)及增益頻寬乘積(Gain-Bandwidth Product)的模型[14]-[16]，在 迴路延遲以及時鐘抖動的分析及改善[16]-[20]，迴路濾波器以及考量其他效應 發展出來的模擬環境[21]-[23]，顯現出 SDM 朝向 CT 發展的趨勢。

根據上述的問題，在本論文中我們將分析與探討的事項分為：

(1) 迴路濾波器的階數和量化器的位元數：濾波器的階數直接的影響到雜訊 移頻(Noise- Shaping)的效果，但是在二階以上的系統，隨之產生的便 是穩定性的問題。而使用單位元(Single-Bit)的量化器，可以得到線性 度上的好處，不過多位元(Multi-Bit)優點在於能將雜訊成份壓低，所 以必須根據設計的考量來選擇。

(2) 係數的求法：在決定 CT SDM 的係數上有許多種方法，如直接設計一個 CT 的濾波器[5]，利用 DT-CT 轉換的方式[4][24]。而在計算係數的過 程中會將回授信號的影響考慮在其中，通常以 NRZ 或 RZ 的信號波形模 擬。除此，也有其他不同類型的回授信號模型[25]-[26]。

(3) 行為模型的建立：由本節一開始所介紹的參考文獻中，建立一個適合模 擬 CT SDM 系統的環境，包含各種非理想效應的考量。

(4) 回授路徑的延遲：根據[27]中所提到的新架構，在回授路徑中加入了一 個單一延遲(Unit-Delay)及一條由量化器輸出至輸入的補償路徑，來改

善了時間延遲及抖時鐘抖動造成的影響。在模擬的過程中，我們發現了 不同的延遲會對整個系統的影響有所差異，所以會針對此做討論。

(5) 前饋(Feed-forward)與回授架構：兩種架構上的差異，主要在於前饋的 信號轉移函式(Signal Transfer Function, STF)存在零點，而回授架 構只存在極點。如何去選擇就要根據應用上的需求來做決定[4]，

[28]-[29] 。

(6) 加法電路：在 CIFF 的架構中如[30]-[32]，因為迴路濾波器的輸出直接 輸入到量化器，所以不需要加法的電路。而在有前饋路徑架構的如 CRFF[21][27][33]，以電流加總、電阻電容的方式來實現加法電路。

綜合以上的分析以及討論，我們以 GSM/EDGE 的規格為一個參考的準則 (250kHz，10-12bit)[33]-[37]，針對所談到的各種設計上的方法與考量，來做 模擬與比較。

1-4 章節規劃

本章節中，介紹了目前 CT SDM 的應用範圍以及在本論文裡所要探討的事情 做個簡單的描述。接下來第二章中，會說明ΣΔ調變器的基本理論。第三章我們 就 CT SDM 在設計過程中所遭遇到的困難，和問題的解決方法，做進一步的了解 與探討。並針對各種不同的狀況做比較，模擬結果列於第四章中。最後再對這一 連串的分析所發現與觀察到現象做個總結。