第三章 3.125Gb/s的單晶整合光接收器設計
3.5 量測結果
3.5.2 單晶整合光接收器量測
在測試整個光接收器時，首先須先驗證各個電路的功能，因此先進行開迴路 (Open Loop)測試，由外部輸入控制電壓來觀察各個電路。
經量測後可變增益放大器在完全關閉及完全打開時的頻率響應，增益範圍約 為 32.3dB，比模擬時小了 12dB，這是因為可變增益放大器的源極雜散電阻值加 大了源極的最小總和電阻，因此可提供的最大增益縮小了。
圖 3.49 為等化器完全關閉時，在電路輸出端得到的單端訊號眼圖，和模擬 的眼圖相近。
圖 3. 49 等化器關閉情況下的輸出訊號眼圖
47
圖 3.50 為不同等化器控制電壓和電路輸出訊號的頻寬關係，在此量測 2.2GHz 是因為頻寬只要達到訊號速率的 0.7 倍，即可以得到品質夠好的眼圖，由此圖可 知等化器控制電壓在 750mV 時可以得到足夠的訊號表現。
圖 3. 50 等化器控制電壓與高頻衰減關係圖
為了驗證直流控制迴圈的正確性，需要進行閉迴路測試(Closed Loop)，藉由 輸入不同大小的光強度，觀察電路的輸出訊號振幅是否維持一定，圖 3.51 為改 變輸入光強度時，兩個控制電壓的改變情況，可以觀察到可變增益放大器控制電 壓(VGActrl)隨著光強度減弱而變大，使得可變增益放大器提供足夠的增益，而等 化器控制電壓則維持在小範圍內的變動，受光強度影響不大。圖 3.52(a)(b)的輸 入光強度分別為未衰減及衰減成 0.3 倍，經過迴圈控制後，兩者的振幅都維持在 約 400mV 左右，因此可知直流控制迴圈可以正常操作。
圖 3. 51 光強度和控制電壓的關係圖
48
(a) (b)
圖 3. 52 輸入光強度(a)1x，(b)0.3x 經迴圈控制後輸出訊號眼圖
經過等化器的作用後，可以得到一個消除符號間干擾(Inter‐Symbol
Interference，ISI)的眼圖，圖 3.53 為在符合誤碼率小於 10‐12時之最小光強度產生 的輸出訊號眼圖。
圖 3. 53 眼圖量測(-5.2dBm，速度 3.125Gb/s)
圖 3.54 為直方圖量測和雜訊推估，量測時將光輸入關掉，僅量電路本身的
雜訊(VN,out=2.75mV)，並在同樣的電路設定下，以光強度(PIN)為 0dBm 時量測輸
出振幅(Vout=138mV)，如圖 3.55，利用下方公式，可算出電路的靈敏度(Sensitivity) 為‐8.06dBm。
49
圖 3. 54 雜訊之直方圖量測
圖 3. 55 推估靈敏度時的輸出訊號振幅
圖 3.56 為光接受器在 3.125Gb/s 訊號速度下的誤碼率量測，其靈敏度為
‐5.2dBm，此值和理想值的差異是因輸出緩衝級對於訊號作了限幅動作，卻未對 雜訊產生同樣影響所造成。
50
圖 3. 56 光接收器誤碼率量測
圖 3.57 為不同訊號速度情況下的靈敏度量測，由於越高速操作，越會受符 號間干擾的影響，而降低靈敏度。
圖 3. 57 不同訊號速度之靈敏度量測
圖 3.58 為光接收器的晶片照相圖，表 3.2 為量測結果列表與比較，此次的研 究最大的貢獻在於提出了針對不同波長的可適性操作電路。而整合在 CMOS 製程 中的檢光二極體因為製程飄移，響應率落在 0.1A/W~0.155A/W 之間，而以響應 率為 0.123A/W 的檢光二極體量得‐5.2dBm 的靈敏度，敏靈度無法達到預期的
‐10dBm 主因是低響應率造成的影響。晶片的功率消耗達到 120mW，是因為未對 三級的可變增益放大器作最佳化，最佳化的結果可以使功率消耗減少約 30mW。
51
圖 3. 58 光接收器晶片照相圖
[7] [8] This work
Technology 0.18μm CMOS 0.18μm CMOS 0.13μm CMOS
Circuits Included TIA + Equalizer TIA TIA + Equalizer + VGA + Adaption Circuits
Adaptability No No Yes
Optical Wavelength 850nm 850nm 850nm
Photodiode Area 50μm×50μm 80μm×80μm 70μm×70μm
Bandwidth 1.5GHz N/A 2.2GHz
Data rate 3Gb/s 500Mb/s 3.125Gb/s
DC Responsivity N/A N/A 0.1~0.155A/W
Sensitivity -19dBm
@ BER=10-11
Chip Size 700μm×400μm 1000μm×570μm 1mm×1mm
Measurement Method On Wafer On Board On Board
Power Dissipation 50mW 17mW 120mW
表 3. 2 量測結果列表與比較
52 3.5.3 檢光二極體量測
檢光二極體的量測藉由雷射切割系統(Laser Cutter)將檢光二極體和電路的走 線切斷避免額外干擾，並利用聚焦離子束(Focused Ion Beam，FIB)在晶片中生成 一個連接到檢光二極體的腳位。而後，利用電源隔離器(Bias‐Tee)提供直流逆偏壓，
並將射頻端的電流訊號送進儀器，藉由儀器裡的 50ohm 阻抗轉提成電壓，如圖 3.59 所示。這是因為檢光二極體本身有一個 pF 等級的雜散電容，故僅用儀器的 50ohm 電阻做電流-電壓的轉換，以免產生太低的極點而影響低頻本質響應的觀 察。
圖 3. 59 檢光二極體量測設定
檢光二極體的頻率響應如圖 3.60 所示，在 GHz 之前的緩慢增益下降符合之 前Medici 模擬的預期，然而在 3.125GHz 時的高頻衰減為‐21dB，大於 Medici 模 擬的‐17dB，這是因為檢光二極體及檢光二極體與電路的金屬線都含有雜散電阻，
此雜散電阻和檢光二極體的等效電容會形成 RC 效應，進而衰減了檢光二極體在 的高頻表現。
圖 3. 60 頻光二極體頻率響應
53
由於文獻中有著逆偏在崩潰區邊緣的超高速檢光二極體架構[6]，為了驗證 本研究中的檢光二極體是否也可以有同樣的效應，圖 3.61 為測試檢光二極體在 不同的逆偏壓狀況下的頻寬，在逆偏 14V 時檢光二極體的頻寬約為 15MHz，離 Gb/s 等級的高速應用仍有一段差距，因此本次的檢光二極體架構仍需要靠等化 器的補償才可作高速的應用。
圖 3. 61 逆偏電壓對檢光二極體頻寬之影響圖
圖 3.62 為測試檢光二極體在不同的逆偏壓狀況下的高頻衰減量，從逆偏 1V 到逆偏 14V 檢光二極體在 3.125GHz 的衰減量從‐24dB 大幅改善到只衰減‐10dB 左 右，若以此逆偏電壓的檢光二極體整合進電路中，將大幅的減輕之後等化器的負 擔。觀察在 5GHz 時的衰減，也減輕到‐15dB 左右，使此檢光二極體有機會應用 在更高速的電路設計。
圖 3. 62 逆偏電壓對檢光二極體高頻衰減之影響圖
54
圖 3.63 測試逆偏電壓對於檢光二極體電流的影響，暗電流(Dark Current)代 表未照光時檢光二極體所產生的電流，在一般的低逆偏電壓的應用中，此電流值 約為 nA 等級，所以通常不特別考量，而總電流(Total Current)代表照光時檢光二 極體產生的電流。由此圖可以發現逆偏電壓在 14.3V 附近會急速增加電流輸出，
但由於此時的暗電流約佔了一半，所以訊雜比約是一比一，並不適合用作訊號傳 輸。較適合的操作點約在 14.2V 附近。
圖 3. 63 逆偏電壓對檢光二極體所產生電流之影響圖
圖 3.64 為逆偏電壓為 14.3V 時的暫態響應量測，訊號在零及一的準位時，
雜訊非常嚴重，約佔了訊號振幅的一半，訊雜比之表現不佳。
圖 3. 64 逆偏 14.3V 時的檢光二極體暫態響應
55
3.5.4 大逆偏壓之檢光二極體及光接收器量測
由於產生一個極大的逆偏壓提供給檢光二極體會同時影響到同顆晶片中的 電路，使電路無法正常超作，為了以現有的晶片整合大逆偏壓的檢光二極體及電 路，在此採用兩顆晶片，如圖 3.65，一顆藉由將晶片原本的接地端接到負電壓來 提供大逆偏壓的檢光二極體，同時必須將檢光二極體和電路的連線切斷，以免電 流流入不使用的電路中，而另外一顆提供電路，為避免不使用的檢光二極體產生 額外的效應，因此也需要將連線切斷。
圖 3. 65 大逆偏壓之檢光二極體及光接收器之整合概念圖
圖 3.66 為檢光二極體在不同逆偏壓情況下的閉迴圈量測，可發現等化器控 制電壓可以因應不同的逆偏壓作調整，此圖中並未改變輸入的光強度，但可變增 益放大器控制電壓會變動，是因為等化器控制電壓會影響直流的強度，因此可變 增益放大器須作相對應的直流控制。
圖 3. 66 不同逆偏壓與控制電壓關係圖
圖 3.67 則為不同逆偏壓下，等化器完全不補償，以及等化器依迴圈控制作
56
補償的情況下，高頻的衰減量，由此圖可知道，在經過迴圈作用後，頻寬的差異 變小了。在此未設定使等化器補償到需要的頻寬，是因為本量測在檢光二極體與 電路間的打線較長，鎊線效應(Bond Wire Effect)嚴重，尤其是在電路補償較多時，
會使得訊號振盪，如圖 3.68，因此無法對此電路作最佳化，此效應和模擬時於檢 光二極體及電路輸入端之間加入電感產生的輸出訊號狀態相符，如圖 3.69。
圖 3. 67 不同逆偏壓與高頻衰減的關係圖
圖 3. 68 鎊線效應圖
圖 3. 69 鎊線效應模擬圖
57
第四章 結論與未來展望
在這次的研究中，提出了以 0.13μm 金氧半製程實現一個 3.125Gb/s 的單晶 整合光接收器，採用的檢光二極體面積為 70μm× 70μm，在 850nm 光波長下利用 不同強度的入射光來驗證直流迴圈的正確操作，並在誤碼率小於 10‐12的條件下，
量測出‐5.2dBm 的靈敏度。也將不同逆偏壓的檢光二極體和電路整合在一起，驗 證了高頻控制迴圈的正確性。
在檢光二極體量測，也得到了加大逆偏壓會提升頻率響應的結果，減輕了等 化器所需要補償的範圍。
在未來的工作裡，希望能自動產生參考電壓(Vref1、Vref2、Vref3)及控制電 壓(Vdc)，來讓可適性等化器架構能夠更加完整。在檢光二極體方面，期望能提 出在大逆偏電壓下能操作在更高速的結構。
58
參考文獻
[1] E. Säckinger, Broadband Circuits for Optical Fiber Communication, John Wiley & Sons, 2005.
[2] M. Ingels and M. Steyaert, Integrated CMOS Circuits for optical Communications, Springer, 2004
[3] S. Radovanović, A. J. Annema, and B. Nauta, “Physical and electrical bandwidths of integrated photodiodes in standard CMOS technology,”
Proc. Eur. Solid-State Device Research Conf., pp. 95–98, 2003.
[4] B. Razavi, Design of Integrated Circuits for Optical Communications, McGRAW. HILL, 2002.
[5] B. C. Kuo and M. F. Golnaraghi, Automatic Control Systems, John Wiley &
Sons, 2003
[6] W. K. Huang, Y. C. Liu and Y. M. Hsin, “A High-Speed and High-Responsivity Photodiode in Standard CMOS Technology,” IEEE
Photonics Technology Letters, vol 19, pp: 197 – 199, 2007.
[7] S. Radovanović, A. J. Annema and B. Nauta, "A 3-Gb/s Optical Detector in Standard CMOS for 850-nm Optical Communication," IEEE J. Solid-State Circuits, vol. 40, pp. 1706-1717, 2005.
[8] C. Hermans and M. Steyaert, "A high-speed 850-nm optical receiver front-end in 0.18μm CMOS," IEEE J. Solid-State Circuits, vol. 41, pp.
1606-1614, 2006.
[9] S. Radovanović, A. J. Annema, and B. Nauta, “3 Gb/s monolithically integrated photodiode and pre-amplifier in standard 0.18 μm,” in IEEE Int.
Solid-State Circuits Conf. Dig. Tech. Papers, pp. 472–472, 2004.
[10] G. Zhang, “A BICMOS 10 Gb/s adaptive cable equalizer,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2004, pp. 482-483
[11] J. S. Choi, M. S. Hwang and D. K. Jeong, "A 0.18μm CMOS 3.5-gb/s continuous-time adaptive cable equalizer using enhanced low-frequency gain control method," IEEE J. Solid-State Circuits, vol. 39, pp. 419-425, 2004.
[12] S. Gondi, J. Lee, D. Takeuchi and B. Razavi, "A 10Gb/s CMOS adaptive equalizer for backplane applications," IEEE Int. Solid-State Circuits Conf.
Dig. Tech. Papers, pp. 328–329, Feb. 2005.
[13] J. LEE, "A 20-Gb/s adaptive equalizer in 0.13-μm CMOS technology,"
IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, pp. 273–282, Feb.
2006.
59
[14] Y. Tomina, ”A 10Gb/s receiver with equalizer and on-chip ISI monitor in 0.11-μm CMOS,” in Symp. VLSI Circuits Dig Tech. Papers, pp.202-205, Jun. 2004,
[15] J. N. Babanezhad, “A 3.3-V analog adaptive line-equalizer for fast Ethernet data connection,” in Proc. IEEE Custom Integrated Circuit Conf., pp. 343–346, May 1998.
[16] W. J. Dally and J. Poulton, “Transmitter equalization for 4-Gb/s signaling,”
IEEE Micro, vol. 17, pp.48-56, Jan. /Feb. 1997.
[17] Y. Kudoh, M. Fukaishi, and M. Mizuno, “A 0.13-μm CMOS 5-Gb/s 10-meter 28AWG cable transceiver with no-feedback-loop continuous-time post-equalizer,” IEEE J. Solid-State Circuits, vol. 38, pp.
741-746, May 2003.
[18] J. F. Buckwalter, M. Meghelli, D. J. Friedman and A. Hajimiri, “Phase and Amplitude Pre-Emphasis Techniques for Low-Power Serial Links” IEEE J.
Solid-State Circuits, vol. 41, no. 6, 2006.
[19] C. D. Holdecried, J. W. Haslett and M. W. Lynch, “Analysis and design of HBT Cherry-Hooper amplifiers with emitter-follower feedback for optical communications,” IEEE J. Solid-State Circuits, vol. 39, pp. 1959-1967, 2004
[20] C. M. Tsai and L. R. Huang, “A 21mW 2.5Gb/s 15k Self-Compensated Differential Transimpedance Amplifier,” IEEE Int. Solid-State Circuits Conf.
Dig. Tech. Papers, pp. 234-235, Feb. 2005.
[21] C. M. Tsai and L. R. Huang, “A 24mW 1.25Gb/s 13k Transimpedance Amplifier Using Active Compensation,” IEEE Int. Solid-State Circuits Conf.
Dig. Tech. Papers, pp. 894-903, Feb. 2006
Dig. Tech. Papers, pp. 894-903, Feb. 2006