結果與討論

電性的量測方法皆統一從-8伏掃回+8伏(累積區→反轉區)，再從 +8伏掃至-8伏(反轉區→累積區)作為遲滯迴路寬度偏移量的判斷基 準。圖 3-1-2為剛沉積的HfO2未經過電漿處理，僅經過RTA熱處理於 阻障氧化層之C-V遲滯曲線圖。顯示約有0.4伏的逆時針遲滯迴路。由 於HfO2本身薄膜的特性在沉積時就會形成比較多的本體缺陷、氧空缺 和局部結晶的現象，所以在正偏壓下有電子被陷阱捕捉及負偏壓下有 電子被釋放所造成的遲滯現像[29-31]。無論如何，其遲滯迴路寬度都 不會太大。

圖3-1-3為經過N

2電漿處理隨後再RTA熱處理於阻障氧化層 之C-V遲滯曲線圖。與圖3-1-2所示未經過電漿處理對照之下，結果指 出遲滯的行為幾乎消失，且平帶電壓有些微的向右邊偏移。N原子可 以修補HfO2之缺陷使遲滯迴路縮小，但也因為N原子的擴散可能產生 更多能捕捉電子的陷阱[32,33]。

圖3-1-4為經過H

2電漿處理隨後再RTA 熱處理於阻障氧化層的C-V遲滯曲線圖。與圖3-1-2比較下，平帶電壓 往左偏移且約有4.5伏明顯的逆時針遲滯迴路被觀察出。除了沉積時 產生的本體氧空缺的缺陷會有捕捉/釋放電子造成遲滯的現象。

Peacock et al. [34]提到另一個可能原因就是目前沉積high-k的技術，多 使用含有H有機金屬的前趨物，容易在沉積完之後有H相關種類的殘 留物，還有理論的計算結果，都傾向H的擴散可以創造大量的陷阱來

捕捉fixed positive charge的行為，實驗上針對H直接對high-k擴散之影 響文獻上也略少。而在本論文中實驗顯示，若通入大量的H進行電漿 處理確實發生且會增強文獻上相似的遲滯行為，並且獲得4.5伏的逆 時針遲滯迴路。圖 3-1-5為經過NH3電漿處理隨後再RTA熱處理於阻 障氧化層的C-V遲滯曲線圖。顯示略往右偏移且約有4伏的逆時針遲 滯迴路被觀察出。由於NH3會從電漿解離出H原子與N原子會且同時對 薄膜進行擴散的機制行為。其實H原子或N原子本身擴散在不同材料 上，都有創造陷阱與修補陷阱的功能，而影響介電層內部電荷的變化 量[35-37]。但是在本論文量測數據的呈現，與圖3-1-3，圖3-1-4對照 之後便可知，主要還是以H原子的擴散可以引發大量的陷阱導致很大 的逆時針遲滯迴路的偏移量，另一方面又有N原子的擴散，使捕捉電 子的陷阱增加，所以逆時針遲滯迴路偏移量分別為( H2 (4.5伏) > NH3

(4伏) > N2 (0.1伏) )介於兩者之間。

為了進一步佐證是由H原子與N原子的擴散才會創造缺陷捕捉電 子，進而導致不同的逆時針遲滯迴路寬度的偏移量。接下來除了實驗 步驟上做了些微改變外，同時使用歐傑電子能譜儀做縱深原子濃度分 析驗證。意即在製程上，HfO2經過同樣電漿處理條件後，如表3-1-1 所示，立即就進行RTA 400℃熱處理並與先沉積阻障氧化層隨後再 RTA熱處理做比較。

圖3-1-6顯示為經過N

2電漿處理立即做RTA熱處理

的C-V遲滯曲線圖。與圖3-1-2、圖3-1-3對照就可以清楚被觀察出，遲 滯迴路不僅消失而且平帶電壓回到約(-1伏)的位置。這是因為N原子除 了 修 補 了 缺 陷 外 ， 同 時 受 到 熱 處 理 的 影 響 導 致N 原 子 也 會 釋 出 (Out-Diffusion)，讓平帶電壓不會帶有缺陷捕捉/釋放電子只受到TaN 閘極功函數差的影響。

圖3-1-7顯示為經過H

2電漿處理立即做RTA熱處 理的C-V遲滯曲線圖。發現逆時針的遲滯迴路完全消失了。與圖3-1-4 所示先沉積阻障氧化層再進行RTA熱處理所顯示出4.5伏逆時針遲滯 迴路的結果完全截然不同。圖3-1-8顯示為經過NH3電漿處理立即做 RTA熱處理的C-V遲滯曲線圖。發現還有1.9伏的逆時針遲滯迴路可以 被觀察出。推測受到N原子的擴散可以增強與H原子之間的鍵結，讓H 原子不容易跑掉還有陷阱存在所反應的遲滯行為。由此也反應出，相 對於H2電漿，NH3電漿引發的遲滯效應就明顯穩定許多，隨後可在電 荷保持力之電性中進一步做解釋。分別於圖 3-1-9(a)HfO2/SiO2/p-sub 和

圖 3-1-9(b)SiO

2/HfO2/SiO2/p-sub結構做歐傑電子能譜縱深濃度分 析圖。從圖3-1-9(a)顯示HfO2表面上做N2電漿處理後立即做RTA得知 歐傑電子分析偵測不到N原子擴散的訊號，而圖3-1-9(b)顯示HfO2表面 上做N2電漿處理先沉積阻障氧化層隨後再RTA熱處理卻有偵測到N原 子累積(Pile Up)在HfO2/SiO2(穿隧氧化層)介面附近的訊號，而不是在 HfO2的表面，由於HfO2薄膜的高缺陷密度讓N原子很容易擴散進而累

積在穿遂氧化層之間[38]，這證明N原子的擴散會發揮對修補缺陷的 行為。圖3-1-10所示，分別於圖3-1-10(a)HfO2/SiO2/p-sub和圖3-1-10(b) SiO2/HfO2/SiO2/p-sub結構做歐傑電子能譜縱深濃度分析圖。從

圖 3-1-10 (a) HfO

2表面上做NH3電漿處理後立即做RTA得知歐傑電子分 析偵測不到N原子擴散的訊號，由於經過RTA熱處理過後，導致NH3

氣體釋出，而圖3-1-10(b)HfO2表面上做NH3電漿處理先沉積阻障氧化 層隨後再RTA熱處理卻有偵測到N原子累積在HfO2/SiO2介面附近的 訊號，顯示阻障氧化層可以有效抑制NH3氣體釋出。另外值得注意的 是，NH3含有N原子與H原子，N原子可以累積在HfO2/SiO2介面附近，

可見得H原子也會有相似的行為發生，累積在HfO2/SiO2介面處。再由

圖3-1-5與圖3-1-8在電性上互相比較後，明顯可知遲滯迴路的偏移量

多寡與N原子或H原子的擴散程度有很直接的對應關係。

在電荷保持力的量測上，在此統一寫入電壓+8 伏 10 秒和抹除電 壓-8 伏 10 秒下進行量測。

圖 3-1-11

為剛沉積未做電漿處理僅RTA 於 阻障氧化層通氮氣在 400℃持溫 30 秒之 HfO2，經過 10³秒後的電荷 保持力特性圖。顯示初始有 0.8v 的記憶視窗，經過 10³秒過後只有微 量電荷的流失，記憶視窗還保持0.73 伏，由於大部分內建電荷為 HfO2

沉積時就已決定的固定本體缺陷(Bulk Defects)數量所產生，容易讓元 件的臨界電壓偏移不穩定，一般將此歸類為較不佳的缺陷。圖

3-1-12

為 H2電漿處理再於阻障氧化層通氮氣 400℃熱處理持溫 30 秒後，經 過 10³秒的電荷保持力特性圖。初始有 6.52 伏的記憶視窗，卻在 10³ 秒後衰退剩下 2.93 伏。我們可以從圖中觀察出，在寫入操作時，電 子比電洞還容易流失，造成電荷保持力嚴重的退化，而且電子是分為 兩個階段流失。由於 H2 電漿所引發的缺陷種類，涵蓋了淺的陷阱 (Shallow Trap)與深的陷阱(Deeper Trap)，其分別表現出不同電荷保持 力的行為。意即比較淺的陷阱，束縛電子的能力稍弱，所以在一開始 的時間電子就會迅速的流失；相對於比較深的陷阱，束縛電子的能力 較佳，不易讓電子很快的流失掉，故電子一開始呈現快速衰退然後轉 變緩慢的流失趨勢[39]。

圖 3-1-13

為NH3電漿處理再於阻障氧化層通 氮氣 400℃熱處理持溫 30 秒後，經過 10³秒後的電荷保持力特性圖。

初始有 3.57 伏的記憶視窗，在 10³秒後還有 2.08 伏的記憶視窗。圖 中可以觀察出電子僅呈現出緩慢的流失速度，與 H2保持力的特性表 現大不相同，相對上 NH3電漿穩定許多。機制上與圖

3-1-12

H2電漿 的差異，在於 NH3電漿多了 N 原子的擴散，由於多數淺的缺陷已經 被擴散的 N 原子修補掉，只遺留大部分相對較深的陷阱，故呈現較 穩定的電荷保持力特性。

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Plasma Treatment

1. 先在矽基板上利用垂直爐管，乾式氧化成長二氧化矽(SiO2)厚度 為30Å，作為穿隧氧化層(Tunnel Oxide Layer)。

2. 利用MOCVD，沉積二氧化鉿(HfO₂)厚度為100Å當電荷儲存層 (Charge Storage Layer)。

3. 沉積完緊接著在電荷儲存層上使用HDPCVD電漿系統，做氫氣 NH₃plasma

3 min NH₃plasma

3 min

P-Silicon

Tunnel Oxide Layer Charge Storage Layer Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer Charge Storage Layer Blocking Oxide Layer

RTA Treatment

P-Silicon

Tunnel Oxide Layer Charge Storage Layer Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer Blocking Oxide Layer

RTA Treatment RTA Treatment

4. 接著使用PECVD沉積SiO2 (TEOS Oxide)厚度為100Å作為阻障氧 化層(Blocking Oxide Layer)。

5. 使用RTA系統做熱處理，通氮氣在400℃的環境下持溫30秒。

圖 3-1-1 MOHOS電容結構製程流程圖。

圖 3-1-1 MOHOS電容結構製程流程圖。

6. 接著利用一道黃光製程，留下下圖所示的光阻。

7. 直接在還有光阻的情形下，利用DC Sputter 系統沉積上電極TaN 厚度為500Å。

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P.R P.R P.R

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P.R P.R P.R

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer P.R

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P.R

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

TaN TaN

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

TaN TaN

Al P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

TaN TaN

Al P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

TaN TaN

P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

P-Silicon

Tunnel Oxide Layer P-Silicon

Tunnel Oxide Layer Charge Storage Layer

Blocking Oxide Layer

TaN TaN

8. 使用丙酮(ACE)和利用(Lift-Off)的技術，將光阻去除掉，即完成 定義TaN上電極。

圖 3-1-1 MOHOS電容結構製程流程圖。

9. 最後再利用利用DC Sputter 系統，沉積2000Å的Al當作背電極，

就完成整個MOHOS的電容結構。

圖 3-1-1 MOHOS電容結構製程流程圖。

Vg (V)

vg (V)

圖 3-1-6 為HfO₂經過N₂電漿處理後，立即做 RTA通氮氣在400℃持溫30秒的C-V遲滯曲線圖。

Vg (V)

-8 -6 -4 -2 0 2 4 6 8

Capacitance (F)

0.0 2.0e-11 4.0e-11 6.0e-11 8.0e-11 1.0e-10 1.2e-10 1.4e-10 1.6e-10 1.8e-10

Vg= -8v ~ 8v Vg= 8v ~ -8v

圖 3-1-1 MOHOS電容結構製程流程圖。

Plasma and followed RTA

P-Sn

Tunnel Oxideer

Charge rage Layer

Vg (V)

Etch time (sec)

0 50 100 150 200 250 300 350

Atomic concentration (%)

0.0

Etch time (sec)

0 100 200 300 400 500 600

Atomic concentration (%)

0.0

Etch time (sec)

0 100 200 300 400

Atomic concentration (%)

0.0

Etch time (sec)

0 100 200 300 400 500 600

Atomic concentration (%)

0.0

Retention time (sec)

10⁰ 10¹ 10² 10³

Flat-band Voltage, Vfb (V)

-1 0 1 2 3

Program 8v 10s Erase -8v 10s

0.8v 0.73v

Initial memory window=0.8 V Final memory window=0.73 V

圖 3-1-11 為剛沉積電容結構未電漿處理僅RTA之 HfO₂，經過10³秒過後的電荷保持力特性圖。

Retention time (sec)

10⁰ 10¹ 10² 10³

Flat-band Voltage, Vfb (V)

-7

Program 8v 10s Erase -8v 10s

6.52v 2.93v

圖 3-1-12 為H2電漿處理隨後再RTA於阻障氧化層，

經過10³秒後的電荷保持力特性圖。

Retention time (sec)

10⁰ 10¹ 10² 10³

Flat-band Voltage, Vfb (V)

-7 -6 -5 -4 -3 -2 -1 0 1 2 3

Program 8v 10s Erase -8v 10s

Initial memory window=3.57 V Final memory window=2.08 V

3.57v 2.08v

圖 3-1-13 為NH3電漿處理隨後再RTA於阻障氧化層，

經過10³秒後的電荷保持力特性圖。

在文檔中 電漿處理或快速熱回火於MOHOS電容器儲存層之研究 (頁 28-45)