4-1 結論
第一部分，由前面不同寬度下的基本電性比較中，可以發現在通道寬度較大 時，元件會有較低的臨界電壓和次臨界擺幅與較高的驅動電流(轉換電導)。在寬 度較小的元件中，其通道的寄生電阻較多，影響載子流動使特性變差，而且在寬 度較大的元件中，汲極和源極的空乏區域增加，使得接面電容減小，接面電容的 不同，也間接影響到元件的基本特性[21]。在等效寬度下做比較時也是相同結 果。
第二部分，在不同通道方向的元件基本電性比較中，[110]通道方向元件電 性會比[100]通道(方向旋轉 45∘)元件好，原因在於通道方向旋轉 45∘的元件有 著較小的矽原子密度，因此初始的載子濃度會較小，進而影響元件特性，使的基 本電性變差[22]-[25]。
第三部分，運用應力對電晶體的研究，探討了機械應力對 FinFET 的影響，
由壓阻係數來分析實驗的結果，過程中採用平行電晶體通道的測量方式，主要是 為了獲得較大的數值變化[26][27]，在受到下頂伸張的應力時，各項基本電性都 有好轉的趨勢，與之相對的，在受到上頂壓縮的應力時，各項基本電性皆出現下 降的結果，結果證實了應力對元件的影響符合矽壓阻係數的推論。
第四部分，可靠度測試中，經過不同通道寬度下的正偏壓溫度不穩定性實驗 後，元件整體上的退化程度會以寬度較大的元件退化較小，這是因為寬度小的元 件內部電場較強，載子產生穿隧情形，使元件產生缺陷，導致寬度小的元件退化 較嚴重[28]。在不同通道方向的元件可靠度測試中，可以看出元件通道方向旋轉 45∘的元件電性衰退程度比起通道方向未旋轉 45∘的元件要來的低。從結果顯 示出通道方向[100]元件比起通道方向[110]元件有較穩定的退化機制，其原因在 於通道方向[100]的元件有著較低的矽原子密度，因此會產生較低的界面衰退並
52
擁有較好的可靠度[6]。
4-2 未來展望
在本篇論文中，可以做出最後的結論為基本電性為通道寬度大者較好，而除 上等效寬度後，依舊是通道寬度大者較佳，但差距有縮小的情形；不同通道方向 的元件部分，次臨界斜率和汲極電流雖是通道方向未旋轉的元件較好，但通道方 向旋轉 45o的元件在可靠度測試上較為穩定；元件施加外應力部分，量測的變化 量結果不如預期來的大，但依舊可看出實驗結果趨勢合乎由壓阻係數推論出的結 果，影響實驗的結果推測原因為施加應力過小，未來也許能做更多不同試驗來改 善實驗的結果。
元件的微縮工程一直是半導體發展所關注的重點，立體結構的鰭式場效電晶 體，其擁有優越的電性及可靠度，將半導體研究帶入新的層面，是現代半導體科 技的主流，值得更進一步的研究。
53
參考文獻
[1]. S. E. Thompson et al., " A 90-nm logic technology featuring strained-silicon ",
IEEE Transactions on Electron Devices, Vol.51, pp.1790-1797, Nov. 2004.
[2]. A.L. Rodriguez et al., " Dependence of Generation–Recombination Noise With Gate Voltage in FD SOI MOSFETs " , IEEE Transactions on Electron Devices, vol.59, pp.2780-2786, Aug. 2012.
[3]. D. S. Ang, Z. Lun, and C. H. Ling, " Generation-recombination noise in the near fully depleted SIMOX SOI n-MOSFET-physical characteristics and modeling " ,
IEEE Transactions on Electron Devices, vol.50, pp.2490-2498, Dec. 2003
[4]. D. S. Ang, Z. Lun, and C. H. Ling, " Generation-recombination noise in the near fully depleted SIMOX N-MOSFET operating in the linear region " , IEEE
Electron Device Letters, Vol.22, pp.545-547, Nov. 2001.
[5]. B. Yu, C. H. J. Wann, E. D. Nowak, K. Noda, and C. Hu, " Short-channel effect improved by lateral channel-engineering in deep-submicronmeter MOSFET's " ,
IEEE Transactions on Electron Devices, Vol.44, pp.627-634, April. 1997.
[6]. M. Cho, E. Bury, B. Kaczer, and G. Groeseneken, " Hot Carrier Degradation in Semiconductor Devices " , Springer International Publishing Switzerland, p.297, 2015.
[7]. Y. Kanda, "Piezoresistance Effect of Silicon," Sens. Actuators, Vol.28, pp.83-91, 1991.
[8]. S. Orain, V. Fiori, D. Villanueva, A. Dray, and C. Ortolland, " Method for Managing the Stress Due to the Strained Nitride Capping Layer in MOS
Transistors", IEEE Transactions on Electron Devices, Vol.54, pp.814-821, April.
2007.
[9]. H. Irie, K. Kita, K. Kyuno, and A. Toriumi, " In-plane mobility anisotropy and universality under uni-axial strains in nand p-MOS inversion layers on (100), [110], and (111) Si", in Proc. IEEE int. Electron Devices Meeting, pp.225-228, Dec. 2004.
[10]. J. Lim, S. E. Thompson, and J. G. Fossum, " Comparison of threshold-voltage shifts for uniaxial and biaxial tensile-stressed n-MOSFETs", IEEE Electron
Device Letters, Vol.25, pp.731-733, Nov. 2004.
[11]. S. Maikap, C. Y. Yu, S. R. Jan, M. H. Lee, and C. W. Liu, " Mechanically strained strained-Si NMOSFETs", IEEE Electron Device Letters, Vol.25, pp.40-42, Jan. 2004.
[12]. W. T. Chang, and J A Lin,"Piezoresistive coefficients of [110] silicon on insulator
54
MOSFETs with 0.135/0.45/10 micrometers channel length with external forces" ,
Microelectronic Engineering , Vol.86, pp.1965-1968, July. 2009.
[13]. 施政廷, "Characterization of FinFET and UTBB SOI FETs with External Stresses and Back Bias Modulation", 國立高雄大學碩士論文, 103 年學年
[14]. 郭品宏, "Contact Etch Stop Layer Induced Carrier Traps And Electrical
Properties Related To Channel Dimensions", 國立高雄大學碩士論文, 102 年學 年
[15]. P. Gaubert, A. Teramoto, W. Cheng, and T. Ohmi, " Relation Between the
Mobility,1/f Noise, and Channel Direction in MOSFETs Fabricated on (100) and (110) Silicon-Oriented Wafers", IEEE Transactions on Electron Devices, Vol.57, pp.1597-1607, Mar. 2010.
[16]. S. Y, Thompson, and S. E. Nishida, " Physics of strain effects in semiconductors and metal-oxide-semiconductor field-effect transistors", Journal of Applied
Physics, Vol.101, 104503, 2007.
[17]. M. Shima, T. Ueno, T. Kumise, H. Shido, Y. Sakuma, and S. Nakamura, " [100]
channel strained-SiGe p-MOSFET with enhanced hole mobility and lower parasitic resistance ", VLSI Technology, pp.94-95, June. 2002.
[18]. J. Thaysen et al., "A cantilever sensor using both the longitudinal and the transversal piezoresistive coefficients", 國際專利分類號 G01N33/543, G01N11/00, G01N27/00.
[19]. 徐鴻文, "Study of Hot Carrier Reliability for n-MOSFET Devices with Hf-Silicate Gate Dielectrics ", 銘傳大學碩士論文, 97 年學年
[20]. 何俞彥, "Reliability of extended fin width on FinFEts", 國立高雄大學碩士論 文, 103 年學年
[21]. C. L. Lin, P. H. Hsiao, W. K. Yeh , H.W. Liu, S. R. Yang, Y. T. Chen, K. M. Chen and W. S. Liao, "Effects of Fin Width on Device Performance and Reliability of Double-Gate n-Type FinFETs", IEEE Transactions on Electron Devices, Vol.60, pp.3639-3644, Sep. 2013.
[22]. F. Conzatti et al, "Investigation of Strain Engineering in FinFETs Comprising Experimental Analysis and Numerical Simulations", IEEE Transactions on
Electron Devices, Vol.58, pp.1583-1593, Mar. 2011.
[23]. W. Xiong et al, " Impact of strained-silicon-on-insulator (sSOI) substrate on FinFET mobility", IEEE Electron Device Letters, Vol.27, pp.612-614, July. 2006.
[24]. N. Serra, and D. Esseni, " Mobility Enhancement in Strained n -FinFETs: Basic Insight and Stress Engineering", IEEE Transactions on Electron Devices, Vol.57, pp.482-486, Nov. 2010.
[25]. G. Sun, Y. Sun, T. Nishida, and S. E. Thompson, "Hole mobility in silicon inversion layers: Stress and surface orientation", Journal of Applied Physics
55
Vol.102, 084501, Oct. 2007.
[26]. W. T. Chang, C. C. Wang, J. A. Lin, and W. K. Yeh, "External Stresses on Tensile and Compressive Contact Etching Stop Layer SOI MOSFETs", IEEE
Transactions on Electron Devices, Vol.57, pp.1889-1894, June. 2010.
[27]. D. Wen, " Study on piezoresistive effect of pressure MOSFET formed by polysilicon films", IEEE International Conference on Nano/Micro Engineered
and Molecular Systems, pp.86-89, Jan. 2008.
[28]. C. L. Lin, Y. T. Chen, F. S. Huang, W. K. Yeh, and C. T. Lin, “The Impact of Oxide Traps Induced by SOI Thickness on Reliability of Fully Silicide Metal-Gate Strained SOI MOSFET", IEEE Electron Device Letters, Vol. 31, pp.165-167, Jan. 2010.
[29]. Y. Endo, T. Matsukawa, Y. Liu, I. Shini, K. Sakamoto, J. Tsukada, H. Yamauchi, and M. Masahara, "Atomic layer deposition of 25-nm-thin sidewall spacer for enhancement of FinFET performance," Proceedings of the European Solid-State Device Research Conference, pp.83-86, Sep. 2011.
[30]. J. W. Han, C. H. Lee, D. Park, and Y. K. Choi, "Hot Carrier Reliability Study in Body-Tied Fin-Type Field Effect Transistors", Japanese Journal of Applied
Physics, Vol.45, pp.3101-3105, April. 2006.
[31]. S. Dhar, "Analytical Mobility Modeling for Strained Silicon-Based Devices", Wien, 2007.
[32]. 葉文冠,陳柏穎,翁俊仁, 積體電路製程技術與品質管理, 東華書局, 2011年,
初版
[33]. 施敏, 半導體元件物理與製作技術, 黃調元譯, 國立交通大學出版社, 2003
年, 第二版
[34]. 王振安, "The Investigation of Characteristic and Reliability for 90nm SOI CMOSFETs with Strain Technology", 國立高雄大學碩士論文, 96 年學年