第一章 緒論
1-1 研究背景
在 21 世紀，科技的進步正以令人難以想像的速度發展，多樣化的電子產品 逐漸成為每個人生活中不可或缺的一部分，而且和初期簡單的型態不同，各項電 子產品正快速的向智慧化、複雜化發展，而這些電子產品的進步基礎正是作為核 心的「半導體」。
人類對於半導體技術的研究已有百年，直到今天半導體技術已發展相當完整，
而從半導體發展史來看，最早是在 1947 年，由 William Shockley、John Bardeen 和 Walter Brattain 於貝爾實驗室製造出的，當 時 正 處 於 真 空 管 的 時 代 ， 因 此 第 一 顆 電 晶 體 被 稱 為 「 T r a n s f e r + r e s i s t o r 」 , 為 一 種 「 取 代 真 空 管 的 電 阻 器 」。 之後又發展出 p-n 接面(junction)、異質界面到金氧 半結構等，各種不同型態的半導體構想陸續被發明，從此影響了電子產業，也改 變人類生活與文明。西元 1947 年，英特爾創始人之一的 Gordon Moore 曾經提出 每隔 18-24 個月，電晶體的體積將縮小一半，積體電路可容納的電晶體數量便上 升一倍，性能也將提高一倍，也就是我們所熟知的摩爾定律[1]，在過去數十年 來，此定律預測出半導體技術未來的發展動向，而被視為半導體發展的一項指標，
雖然目前的技術發展已趨緩，但尺寸微縮依舊被視為半導體工業製程的重要指標，
推動著人們對科學的創新追求。
隨著半導體製程演進，除了提升效能，降低生產成本也是半導體產業著重的 目標，從早期的 8 吋晶圓到現在的 12 吋甚至是 18 吋，而電晶體尺寸也由過去的 數百奈米級別進入目前已有廠商成功研發 10 奈米製程，隨著元件本身的微縮，
不僅可以降低製造的成本和提升元件密度外，還可以有效的提升操作速度及降低 消耗功率。但在不斷的元件尺寸微縮下，終究也來到材料的物理極限，如:閘極 氧化層厚度減少導致閘極漏電流上升，影響功率消耗；元件通道縮短後所產生的
2
短通道效應，汲極與源極之間因為通道被縮減，使得兩極越靠越近，造成基板穿 隧電流增加，崩潰電壓下降，當此狀況趨於嚴重時更有可能會引起貫穿效應 (Punch Through Effect)使得元件特性大幅度衰減並使元件有次臨界擺幅
(Subthreshold Swing, SS)的增加、汲極能障下降(Drain-Induced Barrier Lowering, DIBL)以及臨界電壓下滑(Threshold Voltage Roll-off)等眾多不良現象[2]-[4]。這些 因素讓元件微縮工程遇到了阻礙，頇採用其他方法來改良半導體效能。
傳統抑制短通道效應的方法，有利用改變濃度如輕摻雜汲極與暈型摻雜，是 常用來抑制短通道效應、極薄的閘極介電層等，但是尺寸越來越小的情況下，短 通道效應的抑制就越來越不有效的被控制。為了解決這個情況，解決短通道效應 最根本且有效的方法就從新的材料與元件結構這個方向來著手，像是 high–K 閘 極介電層、metal Source/Drain、絕緣層上矽電晶體(Silicon on Insulator)和三閘極 電晶體(Trigate)[5]。Intel 公司則加入 High-k/Metal Gate 技術，一般閘極與基極之 間會加入 SiO2當作絕緣層，但因尺寸微縮的關係，絕緣層厚度降低，導致絕緣
度不足，而使閘極與基極之間的漏電流變大，高介電常數之絕緣層與一般 SiO2
相比，在相同的等效氧化層厚度下，擁有較大的物理厚度，能夠降低漏電流且利 於 MOSFET 的操作。
近年來，科學家提出有別於傳統平面結構電晶體，建構出立體形式的場效電 晶體。柏克萊大學胡正明教授與同事 Jeffrey Bokor、Tsu-Jae King Liu 三位教授所 提出的鰭式場效電晶體(FinFET)便是其中之一。跟傳統平面結構相比，鰭式場效 電晶體以類似魚鰭的閘極將架高的通道包裹住，以上、右、左三側控制電流來降 低漏電流產生，而向上拉出的通道也使通道截面積增加，提高元件的驅動電流，
這些優點使鰭式場效電晶體能同時降低消耗功率並提高元件效能，目前已經成為 科技發展的主流。
隨著半導體技術發展，電晶體元件效能不斷進步，除了效能之外，每當新型 半導體被提出，能否投入生產製造，可靠度是另一項重要的依據，因此對元件進
3
行可靠度測試也是技術發展重要的一環，有文獻指出旋轉 45∘的矽晶圓則因有 較低的矽原子密度，會產生較低的永久介面缺陷，因此會比正常矽晶圓有較好的 可靠度[6]。
凱爾文(Lord Kelvin)在西元 1856 年第一次發現金屬的阻抗在施加機械性負 荷時會產生改變。到了西元 1954 年，當單晶矽逐漸成為類比及數位電路設計材 料的選擇時，第一次在矽及鍺中發現高度的壓阻效應。壓阻效應指的是材料在受 到機械式應力下所產生的電阻變化。不同於壓電效應，壓阻效應只產生阻抗變化，
並不會產生電荷。半導體材料中的壓阻效應遠大於金屬在上的壓阻效應，在鍺、
多晶矽、非晶矽、碳化矽及單晶矽中都可發現壓阻效應的存在[7]。近年來，由 於半導體製程的微縮化，在低於 100 奈米的製程中，應變工程被廣泛的運用在電 晶體中進而調節電晶體的 IV 特性，其中應變工程包含了製程應變，晶格不匹配 應變或封裝應變等[8]。
目前研究多以不同鰭通道長度下來進行分析，對鰭通道寬度之研究較少，而 在較先進的製程中，也較少有探討應力對電晶體元件特性的影響，因此本篇論文 便是討論在不同寬度下以及施加外部應力下對元件的影響、不同通道方向元件的 比較，針對鰭式場效電晶體的基本電性與可靠度作個別詳細探討。
4
1-2 論文架構
本篇論文以 N 型鰭式場效電晶體來探討通道寬度、不同通道方向以及外應力對 元件電性之影響，最後再進行可靠度量測。
第二章: 介紹特性曲線與用來分析電晶體特性之理論，測量外應力之治具設計介 紹等。
第三章: 電晶體量測結果分析，包含基本電性量測與可靠度實驗。
第四章: 歸納實驗結果，用來分析了解鰭式場效電晶體特性，並簡述未來展望。
5