53
百。但是我們不可能將 t 取得太大，否則問題的目標函式對牛頓法來說將 變得難以處理或是計算。
整個最佳化求解的過程就是在外部迴圈先給定一個初始的 t 值來產生 近似後的問題型態，然後內部迴圈讓牛頓法來求得近似最佳解，傳回給外 部迴圈，接著讓 t 乘上一個常數 φ 來做等比增加，然後再回到內部迴圈進 行下一回牛頓法。整個演算法流程大致上如下表所示
表 3-3 障壁法(Barrier method)
initial x, t0 set φ>1 & ε>0 Repeat
Do{
Compute x* for minimizing objective function, starting at x Update x=x*
} while m/t>ε Increase t=φ×t
其中ε 是個誤差容忍常數，由使用者決定。而 φ 則是 t 的等比增加常數，
內部迴圈則是牛頓法。
3.4
最佳化之設計流程我們類比電路自動化設計的流程，是先利用幾何規劃最佳化來找出最 佳的電流分配比例、小訊號參數的值和各級增益的分配，而只要有了這些 資訊便可以利用 Gm
/I
d方法來設計出元件的尺寸大小了。整個設計流程簡 圖如下陎 Fig 3-4 所示，其中最佳化演算法幾何規劃(Geometric programming) 和元件尺寸設計的結合如 Fig 3-5 所示Fig 3-4 最佳化自動設計流程
Fig 3-5 結合最佳化之元件尺寸產生流程
首先第一步便是要產生一些元件或是電路的 Posynomial 模型關係式
[4][5]，然後利用這些關係式並藉由幾何規劃最佳化來算出最佳的解，而這 些解也就是我們要用來在 Gm
/I
d方法設計電路尺寸大小時所需要的小訊號 參數以及各級電流分配，最後當電路尺寸皆設計完成之後便是驗證電路並 做修正了。由於以往書上的元件的數學模型在次微米或是奈米製程上相當 不準確，它們之間的相對關係也已經不盡相同了。但是為了要讓幾何規劃 最佳化能夠有較準確的數學模型關係來做計算，因此需要一個 Posynomial 產生器來產生需要的模型。這個產生器主要是靠模擬得到的數據來做方程 式的逼近，因此得到的數學模型能夠相當的準確。而在我們的實驗中我們55
只需要逼近出元件的電流和小訊號參數之間的關係，因為我們利用幾何規 劃的目的是為了要得到小訊號參數的解，並不是要求得最後的尺寸大小，
所以只要建立小訊號參數的模型即可。接著將產生出來的元件模型，加上 電路本身的行為數學模型以及一些設計考量上的限制，傳給幾何規劃最佳 化做運算。幾何規劃最佳化是在一個最佳化目標下，能夠將所有的條件限 制及數學關係合在一起解出一組能夠達到此目標的解[6]。因此我們將電路 的行為以及元件的數學關係帶入之後，便可以在已知的電路規格要求之 下，得到各個元件所需要的電流以及小訊號參數，同時電流分配比例也會 算出來。有了這些資訊之後，便可以利用 Gm