表面聲波積體振盪器基本原理

電感電容迴路將在電感感抗(

j

ω_o

L

)等於電容容抗(1/

j

ω_o

C

)時產生共振，共振頻率(ω_O) 為1/ LC ；但實際電路的電感與電容包含有寄生電阻，如圖 2-15(b)，當 RLC 電路振盪 時，訊號將被寄生電阻

R 衰減至零。如果將一個負的

_p

R 與 RLC 電路並聯，如圖 2-15(c)，

_p 抵消共振槽中的電阻性，則振盪訊號可維持振盪。然而實際電路中並沒有負阻抗這種元 件，必須由電晶體主動電路來等效，如圖 2-15(d)，由主動電路來提供負電阻，提供能 量來補償 RLC 共振槽的損耗，而使電路持續振盪。以上即為能量補償的概念，所以在分 析電路是否能夠振盪，電路內部阻抗需符合兩個條件：

(1)電路的總電抗為零。

(2)電路的總電阻在起振頻率點為負值。

當兩條件成立時，電路振盪在使第一項成立的頻率點，且在第二項條件接近零時，達到 穩定振盪。

(a)

(b)

(c)

(d)

圖 2-15 能量補償系統分析圖

利用電晶體產生負電阻的方法，本篇論文使用，單顆 MOS 電晶體形式，如圖 2-16 所示，由小信號等效電路分析，忽略基底效應(body effect)與通道調變效應(channel modulation effect)，可得負電阻為[13]：

in P P

Z

= −

R

−

jX

---(2-4)

圖 2-16 負電阻產生電路（單顆 MOS 電晶體）

由(2-4)式顯示，此種架構皆實現了圖 2-16 中補償損耗的負電阻− ，且此架構中，A,B

R

_p 和 C 三點分別接地，可以得到三種不同結構的振盪器，如圖 2-17 所示，電路(a)中，A 點接地為一個源極隨耦器(source follower)架構；電路(b)中，B 點接地為單端振盪器 使用最廣泛的考畢之(Colpitts)振盪電路；電路(c)中，C 點接地，與前兩者相比少了一 偏壓點，此架構稱皮爾斯(Pierce)振盪電路。

表面聲波振盪器應用中，皆使用單端電晶體的形式，其中又以圖 2-17(c)的皮爾斯 架構使用最廣，因為表面聲波晶體在此架構中為並聯共振的形式，其並聯的負載電容對 頻率控制有明顯的定義，且電容直接接地，在積體電路中直接與基底連結，提供良好的 交流接地點(ac ground)，表面聲波共振腔兩端的寄生電容也可直接歸納在

C 與

₁

C 上，

₂ 另外電晶體的源極接地，使得源極與基板的電容(

C )短路，以上接地的效果皆降低了

_sb 多餘的雜散效應，使得此架構能達到低功率且高穩定度的表現[14]。由於負電阻分析 中，只要把電感與主動電路分開，如圖 2-17(b)的形式，分析主動電路提供的負電阻是 否大於電路中的消耗電阻，即可判斷是否起振；相較於迴路分析的方式，直觀且方便，

所以本論文設計，將採用負電阻分析的方法，電路形式使用皮爾斯振盪架構。

(a) (b) (c) 圖 2-17 接地點不同所構成的振盪器結構

第三章

低功率表面聲波振盪器

3.1 改良式皮爾斯表面聲波振盪器介紹

表面聲波振盪器的參數如第二章所提及利用量測的參數，而圖 3-1 為將之轉換為電 抗特性表示圖，fs 表面聲波共振腔的串聯共振，由 Ls 和 Cs 所產生，而 fp 為其並聯共 振（Ls、Cs、C0）所造成 。

fs fp

圖 3-1 電抗特性表示圖

在使用表面聲波共振腔通常操作在 fp 與 fs 之間，為一個一個電感性。而傳統上的

皮爾斯振盪器如圖 3-2

圖 3-2 傳統上的皮爾斯振盪器

在環繞一圈需要符合巴克豪森準則，通常一個單一電晶體放大器大約提供 180 度左 右的相位，這就表示表面聲波共振腔與旁邊並聯的 Ca、Cb 兩者，此一 pi 電路必須提供 約 180 度的相位，但是這樣會把共振腔的 Insertion Loss 增大很多，比較圖 3-3 與圖 3-4，圖 3-3 為 Ca=Cb=0，而圖 3-4 則是利用 Ca、Cb 達成此 pi 電路在 622.08MHz 時提供 180 度相位，此時 Ca=Cb=13 pF。

圖 3-3 無 Ca、Cb 的 Insertion Loss 表現

621.0 621.5 622.0 622.5 623.0 623.5

620.5 624.0

明顯的從圖 3-4 可以看出其 Insertion Loss 相對提高非常的多，達到 9dB 左右，

如此在主動電路的部分要克服此消耗，必須要加大其直流功率消耗，但是如此作法會將 過多的功率消耗在抵銷 Insertion Loss 而不是提高輸出端的推動能力，效率會明顯下 降很多。

在此提出另一個改良式的皮爾斯振盪器，如圖 3-5，在此利用一組相位偏移器，其 功效與圖 3-2 的 pi 電路相同，可以使共振腔部分提供 180 度的相位偏移，但是此作法 有一最主要的好處，就是在 622.08MHz 時滿足巴克豪森準則，不會讓 Insertion Lose 過 度提高，如圖 3-6 所示，如此可以讓單一電晶體的直流功率不必消耗多少就可以輕鬆的 克服此 Insertion Loss 達到負電阻足夠大的目的。

圖 3-5 改良式的皮爾斯振盪器

621.0 621.5 622.0 622.5 623.0 623.5 法需要注意，並且小心的使滿足巴克豪森準則的振盪頻率點是在最小的 Insertion Loss 如此可以大大的提高使用效率。

621.0 621.5 622.0 622.5 623.0 623.5

圖 3-8 傳輸線與其角度

以Π 電路而言 ²

3

1 Y A = + Y

_；

3

B 1

= Y

_{； 1 2} ^{1 2}

3

C Y Y Y Y

= + +

Y

； ¹

3

1 Y

D = + Y

_（3-2）

如此可以推出其對應的參數大小，亦可決定電容或電感。

圖 3-9 Π 電路

圖 3-10 T 電路

以 T 電路而言

並帶入 ADS 做模擬即可以畫出圖 3-12，可以看出在 f=622.08MHz，相位偏移器本 身會有小小的 Insertion Loss，但是對相位的提供達到-90 度。

0.4 0.6 0.8 1.0 1.2 1.4

大，而

L 和

₁

L 則過小，無論在 IC 佈局裡或是離散電路都不易找到此元件。故在此建議

₂ 使用 T 電路來達成，

3

C

1

=

Z

則

Z

₃ =

jZ

₀，可已看出

Z 為一個電感器，則可以得到

₃

2π

fL

3 =50ÆL3 =12.79

( )

nH ，再由 ¹

3

1 Z

A = + Z

_可以得到

_Z

₁₌

_Z

_3Æ

_Z

_{1 = −}

_jZ

_{0由此可以看}

出

Z 為一個電容器並且算出，

₁ 1 ₁

50=2π

fC

ÆC2 =5.11

( )

pF ，同理也可以推出

Z 也為一

₂ 個電容器，C1=5.11

( )

pF 。如此可以畫出此 T 電路圖 3-13。

圖3-13 +90^o的T 電路

並帶入 ADS 做模擬即可以畫出圖 3-14，可以看出在 f=622.08MHz，相位偏移器本身 會有小小的 Insertion Loss，但是對相位的提供達到+90 度。

0.4 0.6 0.8 1.0 1.2 1.4 gain frequency；ft）的差別，圖 3-15 表示在我將要設計的核心電流，Id=10mA 的情況 下可以看出 tsmc.18 的 ft 為 35（GHz）而 tsmc.35 在相同的電流情形下，只能將 ft 表

在設計振盪器主動電路部分，是使用台積電 tsmc0.18um 的製程。此次的電路圖使 用單一電晶體的方式，為了達到低相位雜訊，故將核心電路只使用單一電晶體，負電阻

的提供來自於共源級架構的 RF-NMOS-M2，M1 和 M3 是一組電流鏡，用來提供穩定的電流 源，M1 亦是 M2 的主動負載，利用電阻 R 來調配流入的電流，電阻 Rf 是 RF-NMOS-M2 的 一個迴授電阻，可以使 M2 操作在飽和區，如此可以在相同的功率消耗之下，提供較大 的增益，而 M4 與 M5 為一個輸出緩衝級，使電路再接上表面聲波共振腔和一組相位偏移 器之後還可以對外界電阻不受干擾，防止輸出的功率因儀器 50ohm 的低組抗而降低很多。

圖 3-15 ft 比較圖

依據上面所敘述的式子，比較 tsmc.35 和 tsmc.18 的相關參數，Rg 在選用的 NMOS 尺寸大小差不多的情形下是不會有太大差異，f 與 r 都是在同樣的情況之下，所以我們 可以瞭解到較大的 ft 可以有效的降低NFmin，所以在低相位雜訊的考量下選用國家晶片 中心（CIC）對學生開放使用的 tsmc.18 製程做設計。

決定了低功率與製程之後，進入設計階段，此架構在此必須注意與表面聲波共振腔

接在一起時要有足夠大的增益（負電阻），在 IC 與相位偏移器的部分為下圖 3-16 所示，

而圖 3-17 為 IC 簡化後和相位偏移器圖示，在設計 IC 必須要注意相位偏移器使用如同 前節所表示，為了避免消耗功率的元件使用，故在此選用圖 3-11 的Π 電路。在設計 M2 裡，故意選擇比較大的尺寸，W/L = 192/0.18(um)，如此作法是預留若表面聲波共振腔 裡的 Rs 過大，或是因為製程偏移而讓 M2 消去太多推動的能力而故意設計，但要考慮小

(8/0.18)x60 M3

(8/0.18)x5

圖 3-17 IC 與相位偏移器

圖 3-18 為晶片佈局圖，而圖 3-19 為主動 IC 的照片，為利用 tsmc.18 所製作，晶 片編號為 T18-95E-142，IC 大小為 850x465um²為了使面積達到比較小，符合較經濟的使 用面積，又要能夠 on wafer 量測，在使用上又能夠打線應用，選擇 PAD 的大小為 80x80um² 且 pitch 為 100um。而使用的可變電容為 tsmc 所提供的 PDK1.2A 的 RF 可變電容，其型 態為累積型可變電容（Accumulation Mode），而可變電容的型態與比較在[附錄 B]有較 詳盡說明。圖 3-24 為將單獨對 IC 部分圖 3-16 的量測與模擬比較圖，利用安捷倫 8510C 量測其 S 參數，負電阻的計算方式為[附錄 A]的方法，並且量測出其本身的 S 參數的大 小與相位部分，S 參數的大小就是與負電阻是正相關的看此電路是否能真的克服 Rs，而 相位部分則是可以用來確定迴圈是否達到 360 度。圖 3-17 將主動電路接上相位偏移器，

但實際上並非所有的電容、電感器的任一值都存在，利用前節的計算方式算出電感值以 及電容值，之後再將附近的實際擁有值帶入，電感：^{12.79 nH}

( )

^Æ12

( )

^{nH ；電容：}

( )

5.11 pF Æ

( )

^pF 。之後再加入表面聲波共振腔之寄生 C0 如圖 3-17 的模擬與量測則可 以得到圖 3-21 的負電阻圖形。

圖 3-18 晶片佈局圖

圖 3-19 主動 IC 照片

圖 3-20 IC 部分的量測與模擬圖

圖 3-21 加入相位偏移器和 C0 的負電阻圖形

圖 3-21 裡可以看出頻率在 800MHz 之後負電阻全然消失，這是因為相位偏移器具有 選頻的功能，如此又可以讓 2 階或 3 階諧波過大，影響本身的振盪。但頻率在 622MHz 附近還擁有-35Ω 左右的負電阻，明顯大於表面聲波共振腔裡的 Rs 約將近 2 倍，顯示以 VDD＝1.2V，核心電流為 10mA 的情形之下依然可以推動共振腔，進而起振。

之後將表面聲波共振腔也全部加入模擬，形成一個完整電路，相位偏移器、電晶體 M2 和表面聲波共振腔（SAW）形成一個迴路，在此迴路滿足巴克豪森準則，相位滿足 360 度。如此可以完成起振。並在迴圈之中取一點擺入 ADS 的 OscTest，當作一個開路檢測 點，可以測出此時的電阻情況，來探測此設計可否符合巴克豪森準則，圖 3-22 為一個 完整迴圈電路設計，並且標示出探測的點。圖 3-23 表示在此開路點可以得到其 Z 參數 組抗表示（1）在振盪頻率擁有負電阻，實部小於 0；（2）迴圈在振盪點的虛部電阻為零，

表示相位為零，由以上這兩點可以完全證明此電路符合巴克豪森準則。

圖 3-22 振盪器與 OscTest 之點

621.4 621.6 621.8 622.0 622.2 622.4 622.6 622.8

621.2 623.0

-300 -100 100

-500 300

-200 -100 0 100 200

-300 300

freq, MHz

re al (Z in 1) im ag (Z in 1)

m2 m2 freq=

imag(Zin1)=0.1052 622.08MHz

圖 3-23 OscTest 所探測到的 Z 參數

在確定此設計符合巴克豪森準則之後，在利用頻域的 Harmonic Balance 模擬出振 盪的確實情況，模擬全部完成之後在將之利用下列步驟全部實現之。

實現步驟：

（1） 洗出一合理大小的 PCB，考慮所有走線大小，以最小的走線與大小完成以免有太 多寄生。

（2） 將 CIC 送回來的 IC 黏貼在 PCB 上並打線，並用膠將 IC 封住，要注意打的線是否 脫落或斷裂。

（3） 找到合適電容電感器的大小，形成相位偏移器和 DC Block 焊接於 PCB 上。

（4） 將表面聲波共振腔小心焊上，接地點要夠多，並注意其封裝的鐵殼也是地點。

（5） 最後將 SMA 街頭和直流電線焊上。

（5） 最後將 SMA 街頭和直流電線焊上。

在文檔中 低相位雜訊表面聲波壓控振盪器的研究 (頁 32-0)