第三章 第一型修改式環形耦合器設計
3.2 設計原理與方法
首先來介紹兩端開路耦合線，其結構圖如圖 3.1 所示，奇偶模特性阻 抗為
𝒁
𝟎𝒆與𝒁
𝟎𝒐，電器長度為𝜽，Port 2 與 Port 4 為開路。1 2
4 3
Z0e , Z0o ,
O.C.
O.C.
圖 3.1 兩端開路耦合線結構圖 兩端開路耦合線ABCD 矩陣各參數公式如下所示[1]:
𝐴 =
𝑍0𝑒+𝑍0𝑜cos 𝜃 (3.1a)
再來推導串聯兩端開路雙耦合線與並聯對地電感之結構，其結構圖如
接下來推導串聯兩段傳輸線與並聯一段負載之結構，此結構參考於
在上面敘述有提到，
𝑗𝐵
可等效為一電容性或電感性的負載，從上述式 (3.5)中可分析出兩種情況，第一種情況為當𝑍𝑐 > 𝑍
也就是高阻抗轉換成低阻抗時，
𝜃 > 45°
，𝐵 < 0
為等效一電感性的負載，所以𝑗𝐵 =
1𝑗𝜔𝐿𝑇；第二種
情況為當
𝑍𝑐 ≤ 𝑍
也就是低阻抗轉換成高阻抗時，𝜃 ≤ 45°
，𝐵 ≥ 0
為等效一電容性的負載，所以
𝑗𝐵 = 𝑗𝜔𝐶
。接著，將轉換前的阻抗
𝑍𝑐 = 122.47Ω
與電氣長度𝜃𝑐 = 45°
之四分之 波長傳輸線代入式(3.5a)中，本電路設計假定轉換後的電氣長度𝜃 = 60°
， 因此可以解出轉換後的阻抗𝑍 = 70.71Ω
。當高阻抗傳輸線傳換成低阻抗傳輸線時，
𝑗𝐵
為一電感性負載，所以將 轉換前的阻抗𝑍𝑐 = 122.47Ω、轉換後的阻抗𝑍 = 70.71Ω 與𝑗𝐵 =
1𝑗𝜔𝐿𝑇
代
入式(3.5b)，
解出電感性負載𝐿𝑇為 5.41nH，轉換後各參數表示如下所示:𝑍 = 70.71Ω (3.6a)
𝜃 = 60° (3.6b)
𝐿
𝑇= 5.41 nH (3.6c)
至此，第一型修改式環形耦合電路需要的所有參數皆已推導出來，接 著將上下兩段結構結合起來，完成第一型修改式環形耦合器。圖 3.4 為第一型修改式環形耦合器結構圖，各參數如圖所示。其中取 代 270 度傳輸線結構的兩端開路耦合線奇偶模阻抗與電氣長度
𝑍
0𝑒1= 181
、𝑍
0𝑜1= 54
、𝜃
1= 30.2°與𝐿
1= 6.75 nH
為式(3.3)推導之結果。取代 90 度 傳輸線結構𝑍 = 70.71Ω、𝜃 = 60°與𝐿
𝑇= 5.41 nH
為上述式(3.6)推導之結果，
𝑍
0𝑏= 54.77Ω
為第二章式(2.2)功率比為 1:5 之不等功率環形耦合電路推導之結果。
圖 3.4 第一型修改式環形耦合器結構圖
因此利用模擬軟體模擬第一型修改式環形耦合器的理想響應，中心頻 率為1.8 GHz，板材參數為介電係數（dielectric constant εr = 3.65），厚度為 1.524 mm，損耗正切 ( Loss tangent = 0.0065 ) 之 Rogers 4003C 板作為基板 來設計。圖 3.5 為差模與和模理想反射損耗、傳輸損耗與隔離度之頻率響 應圖。圖 3.6 為理想差模與合模兩種模態在輸出端的相位曲線圖，差模為
Port 1
Port 4 Port 3
Port 2
，90 ，90
(PA)
(PB)
70.71 ，60 70.71 ，60
LT = 5.41 nH
open
open open
open
L 1= 6 .75 nH
Z0e1, Z0o1
54.77 54.77
Z0e1, Z0o1
θ1 θ1
圖3.5 理想第一型反射損耗、傳輸損耗與隔離度之頻率響應圖
3.3 結果與討論
圖 3.7 為第一型修改式環形耦合器之實際輸出結構圖，本章節電路板 材使用介電係數（dielectric constant εr = 3.65）、損耗正切 ( Loss tangent = 0.0065 )、厚度為 1.524 mm 之 Rogers 4003C 板材來設計，電路饋入方式採 用50 歐姆的 SMA 接頭饋入訊號至傳輸線，詳細尺寸規格如圖 3.5 所示。
分別比較差模與和模兩種模態的模擬與量測響應圖，差模模態為Port 1 為 輸入端的頻率響應圖，而和模模態為Port 3 為輸入端的頻率響應圖。
Via
Port 1 Port 2
Port 3 Port 4
Unit: mm ( a )
Port 1 Port 2
Port 3 Port 4
圖 3.8、圖 3.9 與圖 3.10 為利用 Keysight ADS 2013 (Advanced Design System)模擬與使用向量網路分析儀 E5071C 進行量測之 S 參數圖。圖 3.8 為差模與合模的反射損耗(Return loss)與隔離度(Isolation)之頻率響應圖。在 差模實測反射損耗−20log|𝑆11|為 36.6 dB 在 1.86GHz，而在合模實測反射 損耗−20log|𝑆33|為37.4 dB 在 1.83GHz，兩種模態隔離度在 1.8GHz 為-34.8 dB，預期希望反射損耗與隔離度皆在-20 dB 以下，以減少雙埠網路之間干 擾，皆符合電路匹配要求。
圖 3.9 為差模與和模兩輸出端之傳輸損耗曲線圖，其中實測在中心頻 率 1.8GHz 時 ， 差 模 插 入 損 耗 (Insertion loss) −20log|𝑆21| 為 7.9 dB ，
−20log|𝑆41|為0.9 dB，而和模插入損耗−20log|𝑆23|為0.8 dB，−20log|𝑆43| 為7.8 dB，兩模態皆符合不等功率之設計要求。
圖 3.10 為差模與和模兩輸出端之相位曲線圖，其中在 1.8 GHz，在差 模實測 S21的相位約為-270°，S41的相位約為-87°，兩者符合差模兩輸出端 會有180 度相位差特性；在 1.8GHz，和模實測 S23的相位約為-90°，S43的 相位約為-86°，也接近和模兩輸出端具有相同相位的特性，符合電路設計 希望要求。
圖 3.8 第一型反射損耗與電路隔離度（a）差模 ;（b）合模
圖 3.9 第一型傳輸損耗（a）差模 ;（b）合模 Measurement:
Simulation: |S33|
1.5 1.8 2.1 2.4
Simulation: |S21|
|S21|
Simulation: |S23|
|S23|
Simulation: |S21|
|S21|
Simulation: |S23|
|S23|
|S43|
|S43|