設計方法 - 量測雜訊指數的架設 - 應用於WLAN之PHEMT單壓操作低雜訊放大器與改進閃爍雜訊之直接降頻式混頻器

3.5 量測雜訊指數的架設

4.2.1 設計方法

本電路針對靜態電流分流裝置的缺點，動態電流分流裝置只在 LO 信號的零交越點時才啟動、抽取 LO 開關級的電流；同樣地觀察抽取電流的量對電路的 LO pumping power 與改善閃爍雜訊的量之間的關係。

4.2.1.(1) 動態抽取電流裝置

VDD

LO+

LO-RF+ RF

-t

MP1

MP3

MP2

圖(4.15) 動態偏壓電流分流裝置電路圖

它的工作機制是利用混頻器的開關級的共源極點受到 LO 信號造成的電壓準位的擾動（參圖(4.15)，為 2 倍 LO 頻率的全波整流信號），有夠大的 LO pumping power 的話，那這個擾動加上MP 、1 MP 的過2 載電壓，這個合起來的電壓會去改變MP

3

的Vds，設計當擾動電壓值最大時會把MP

3

關掉，擾動最小時MP

3

開啟、注入電流。難題在於

MP 與MP

3

的電晶體尺寸要設計得宜，PMOS 的 f 要夠，讓_T MP

3

可

RFp RFn

IFp IFn

Vdyn

100ohm 100ohm 0.13um

4x4

圖(4.16) 2.4GHz CS 降頻器整體電路圖

4.2.3 模擬與量測結果

 轉換增益對 LO 功率

-15 -10 -5 0 5 10 15

-10 -5 0 5 10

Conversion Gain(dB)

LO Power(dBm)

on-PCB, without current injection IF=10MHz, PRF=-24.7dBm

RF=2.6GHz

pre-simulation, without current injection RF=2.6GHz

圖(4.17) 2.4GHz CS 降頻器模擬與量測的轉換增益對 LO 功率

 雜訊指數對 IF 頻率（差動埠之一）

0.1 1 10 100 1000

10 20 30 40

Noise Figure (dB)

IF Frequency (MHz)

measured on-PCB, PLO=6.8dBm post-sim by SpectreRF, PLO=0dBm

LO=2.6GHz, without current injection

圖(4.18) 2.4GHz CS 降頻器單埠量測的雜訊指數對 IF 頻率

 雜訊指數對 IF 頻率（差動轉單端輸出）

0.1 1 10 100 1000

10 20 30 40

Noise Figure (dB)

IF Frequency (MHz) measured on-PCB, PLO=4.8dBm post-sim by SpectreRF, PLO=0dBm

LO=2.6GHz, output combined by OP without current injection

圖(4.19) 2.4GHz CS 降頻器差動量測的雜訊指數對 IF 頻率

LO

100-pitch

IF

^100-pitch

DC

100-pitch

RF

^100-pitch

圖(4.20) 2.4GHz CS 降頻器 die photo

Noise Figure (dB)

IF Frequency (MHz)

One-port

Pre-simulation by ADS,

LO=2.4GHz, Current-injected

圖(4.21) 模擬的雜訊指數，

Noise Figure (dB)

IF Frequency (MHz)

Tail-current=1.53mA Injection:

IC=0uA IC=165uA IC=260uA

Pre-simulation by ADS,

LO=2.4GHz, PLO=5dBm

圖(4.22) 模擬的雜訊指數，

比較不同注入電流量

Process TSMC 0.13um CMOS

VDD 1.2V

RF/LO/IF (GHz) 2.4/2.39/0.01 1.01/1/0.01 2.4/2.39/0.01 Pre-simulation Measurement

on-wafer

Measurement on-board Conversion Gain

(dB) 3.8 5 6

Power Consumption

(mW) 17.4 14.4 14.4

Chip Size 0.85 x 0.89 mm2

表7. 2.4GHz 低顫動雜訊降頻器的模擬與量測結果總結

4.3 5.2GHz 微混波器（降頻）

(WIN 0.15 

PHEMT) 4.3.1 研究動機

HEMT 製程用來實現低雜訊放大器將消耗較少的功率，所以適合應用在講求低雜訊、低功率的接收機系統上，但若考慮到要將整個系統整合在單一晶片上的話，那使用 HEMT 製程的混頻器也是必要的。

受限於 HEMT 製程相對較高的製程變異，目前常見於文獻中的是架構較簡單的被動式混頻器，而在此我們要挑戰的是設計主動式的混頻器，也一併來探討 PHEMT 製程下的電路閃爍雜訊，之所以選擇微混頻器是看中它有單端轉差動輸入以及寬頻的輸入阻抗匹配特性，方便量測上的架設。

同樣地來觀察抽取電流的量對電路的 LO pumping power 與改善閃爍雜訊的量之間的關係，但因為此製程只有提供 n-type 電晶體，不能像前面小節的 CMOS 電流分流裝置採用 p-type 電晶體，所以在此我設計了兩個微混波器電路，它們的 LO 開關級電晶體元件大小都一樣，差別在一個具有 LO 開關級靜態偏壓電流分流裝置，而因為這兩個電路不是同時設計的，又加上後來量測上的一些考量，有電流分流的這個電路的 LO 也藉由馬爾尚分波器（Marchand balun）達到單端輸入，以方便量測。

4.3.1.(1) Micromixer

參考文獻[34]提出將吉爾伯混頻器的輸入轉導級由對稱的共源極放大器改為不對稱的 A-B 類放大器架構，如圖(4.23)的M 共閘極1 放大器與M 共源極放大器，又由於使用的是空乏型元件，為了避免2 電路功率消耗過大得在電路的電流源採用負偏壓，在此參考了[36]的

作法，運用電阻作為自偏壓電路。M 、1 M 的閘極可以設計成外給2 偏壓。

Vdd

LO LO

LO

M2 C1

C2 R1

R3 R2 bias1

IF IF

bias2

圖(4.23) 降頻器電路

RF 電壓訊號經由

M 1

和

M 2

形成差動的電流訊號，進而與 LO 訊號混頻，而且轉導級的輸入阻抗由

M 1

的轉導值和

R 1

阻值決定，可以設計到讓輸入阻抗為 50 歐姆，因此微混波器的量測上將不需要外加的 RF balun 電路來做單端信號變差動信號的轉換，輸入阻抗匹配也非常地寬頻。

在元件的選擇上，耦合電容

C 1

的容值要大一點，讓 RF 訊號傳到

M 2

時的損耗越小。旁路電容

C 2

、

C 3

的容值也要大一點，讓小訊號看到

M 2

的源極是接到地（

M 2

為共源極放大器組態），小訊號看到

M 1

的閘極是接到地（

M 1

為共閘極放大器組態）。

R 3

、

R 4

來給轉導級的閘極偏壓，因為它們也需要作為 RF choke，所以阻值至少要上千歐姆。

4.3.1.(2) Marchand Balun

馬爾尚分合波器若是在負載為 50 歐姆的情況下具有非常寬頻地產生平衡式訊號的效果。我們只求它用在 LO 埠的差動相位差夠平

2.5k 2.5k

1pF

freq, GHz

dB(S(2,1))

m1freq=

dB(S(2,1))=-4.3845.207GHz m2 freq=

dB(S(3,1))=-3.9755.207GHz m3 freq=

dB(S(1,1))=-12.3615.207GHz

圖(4.27) 馬爾尚分合波器的輸入返回損耗 S11 與傳輸損耗 S21、S31

freq, GHz

phase(S(2,1))-phase(S(3,1))

Readout m4

m4freq=

phase(S(2,1))-phase(S(3,1))=180.1225.207GHz

圖(4.28) 馬爾尚分合波器的差動埠相位差

Conversion Gain (dB)

LO Power (dBm)

RF=5.2GHz, IF=10MHz, RF Power=-23dBm

with injection w/o injection

圖(4.29) 比較有無電流分流的轉換增益對 LO 功率量測

LO=5.2GHz, PRF=-23dBm with, PLO=13.7dBm w/o, PLO=-3.7dBm

Conversion Gain (dB)

IF Frequency (MHz)

圖(4.30) 比較有無電流分流的轉換增益對 IF 頻率量測

Noise Figure (dB)

IF Frequency (MHz) LO=5.2GHz

w/o, PLO=9.3dBm w/o, PLO=17.3dBm with, PLO=-3.7dBm

Flicker Noise Improvement

圖(4.31) 比較有無電流分流的雜訊指數對 IF 頻率量測

Conversion Gain (dB)

LO Power (dBm)

with current injection

IF=10MHz, RF Power=-20.6dBm RF=2.4GHz

IF=10MHz, RF Power=-23dBm RF=5.2GHz

圖(4.32) 量測比較不同 LO 頻率下轉換增益對 LO 功率

with current injection

PLO=13.4dBm, PRF=-20.6dBm RF=2.4GHz

PLO=-3.7dBm, PRF=-23dBm RF=5.2GHz

Conversion Gain (dB)

IF Frequency (MHz)

圖(4.33) 量測比較不同 LO 頻率下轉換增益對 IF 頻率

 雜訊指數對 IF 頻率（有電流分流，比較不同 LO 頻率）

0.1 1 10 100 1000

5 10 15 20 25 30 35

Noise Figure (dB)

IF Frequency (MHz) with current injection

LO=2.4GHz, PLO=12.4dBm LO=5.2GHz, PLO=-3.7dBm

圖(4.34) 量測比較不同 LO 頻率下雜訊指數對 IF 頻率

LO

GSGSG 100-pitch

IF

GSGSG 100-pitch

DC

100-pitch

RF

GSG 100-pitch

圖(4.35) 5.2GHz 微混波器 die photo

100-pitch

圖(4.36) 具靜態電流分流的微混波器 die photo

4.3.4 比較與討論

因為設計的元件尺寸非 model 所支援的，所以 power 方面的模擬與量測差異頗大；又兩個電路的增益不同，可能是因為後來電路的輸入阻抗匹配有做修正以及與製程的變異有關。

量測時的偏壓有調整到讓電路沒有低頻或是高頻振盪，但改變輸入的 LO 功率就會在輸出端的頻譜看到背景雜訊出現變高的波動，所以兩個電路不僅在增益上有差，量測有電流分流的電路雜訊指數會看到在其轉角頻率附近有突起的波動。

有電流分流的電路有做比較不同 LO 頻率下的量測結果，看來是馬爾尚分合波器頻寬不夠的影響，分出來的並不是理想的差動相位、

振幅相近的信號，所以低頻需要打到更大的 LO 功率才能驅動電路。

量測得的雜訊指數反映出了第三章的理論，圖(4.31)雖然不抽電流時把 LO 功率打大並沒有觀察到閃爍雜訊的改善，但做 LO 偏壓電

流分流時就可看到其功效；圖(4.34)觀察到操作在更高頻的 LO 頻率時，閃爍雜訊升高的情形，還有靜態的電流分流在高頻操作下的效果是有限的。

Process WIN

0.15 m 

PHEMT

VDD 6V

RF/LO/IF (GHz) 5.2/5.19/0.01 P15-97A without current

bleeding

P15-98A with current bleeding

Pre-simulation on-board Pre-simulation on-board Input Return

Loss (dB) -17.2 - -18.5 -

Conversion

Gain (dB) 6 6.9 6.9 11.7

IP1dB (dBm) -7 -7.5 -5 -11

IIP3 (dBm) 2 - 7 -

White Noise

(dB) 6.2 11.3 13.7 11.4

Noise Figure @

10MHz (dB) - 20.7 - 24.2

Power Consumption

(mW)

25.7 33 22.2 25.2

Chip Size 1



mm

表8. 5.2GHz 微混頻器的模擬與量測結果總結

第5章

結論

論文第二章使用空乏型 PHEMT 製程來實做低雜訊放大器，藉由自偏壓技巧達到了單正壓電源操作，2.4GHz 低雜訊放大器達到 1.43dB 低雜訊與 15.7dB 的增益，輸入端反射損耗略差為-7.5dB；雙頻帶低雜訊放大器在兩個頻帶的雜訊指數大致上很平均，約為 3.3dB~3.7dB，5.6GHz 出現 2.6dB 的低雜訊，低頻帶的增益為 18.5dB，

高頻帶的增益為 13dB；兩個 LNA 的線性度都很不理想，需要控制臨界電壓的製程變化或採用臨界電壓更小的製程來改善。

論文第四章實做了三種類型的改善閃爍雜訊的電路技巧—靜態偏壓電流分流、動態偏壓電流分流以及靜態偏壓電流分流結合兩個串聯共振電感，並且討論了電流分流裝置本身貢獻給降頻器的雜訊，設計時要留意這種共模雜訊。而因為當初設計時的缺失，量測到的轉角 頻率並沒有很低，仍大於1MHz ，CMOS 電路來不及在電路板壞掉之 前量到偏壓電流分流的改善雜訊效果，但量測 PHEMT 電路的結果還是呼應了第三章的電路雜訊產生機制。

0.18um CMOS 5.2GHz 降頻器（靜態偏壓電流分流結合兩個串聯共振電感）的雜訊指數 12dB，轉角頻率 23MHz；0.13um CMOS 2.4GHz 降頻器（動態偏壓電流分流）的雜訊指數為 12.8dB，轉角頻率 4MHz；

0.15um PHEMT 5.2GHz 降頻器（靜態偏壓電流分流）的雜訊指數為 11.4dB，轉角頻率 40MHz。靜態偏壓電流分流結合兩個串聯共振電感與動態偏壓電流分流的功效會比單靜態偏壓電流分流來的好，因為電流分流裝置的雜訊可以被差動操作消除的緣故；考慮元件的 f 及間_T 接開關級雜訊的機制，動態偏壓電流分流適用於較低的操作頻率；考慮共振電感的大小，靜態偏壓電流分流結合兩個串聯共振電感適用於較高的操作頻率。

83 Source

Noise Value Voltage Gain Multiplier

Contribute Output Noise

Contribute Input Noise R 1 0.894nV 8.6 7.688nV 0.894nV

84 Total Noise Contributions 19.981nV 2.323nV

Voltage Gain Multiplier 是式子(6)中各雜訊源項所乘上的係數。

雜訊指數

20log 8.3

0.894 8.6

NF   dB

 與 ADS 模擬得到的值吻合。

參考文獻

第二章：

[1] Henrik Morkner, Mike Frank and Bryan Ingram, ―A Novel 3V, 7mA PHEMT GaAs Active MMIC Mixer/LNA For Wireless Applications,‖ IEEE MTT-S Digest, pp. 527-530, 1995.

[2] Henrik Morkner, Mike Frank and Shun Yajima, ―A 1.7mA Low Noise Amplifier with Integrated Bypass Switch for Wireless 0.05-6 GHz Portable Applications,‖

2001 IEEE Radio Frequency Integrated Circuits Symposium, pp.235-238.

[3] A. Bevilacqua and A. M. Niknejad, ―An ultra wideband CMOS lownoise amplifier for 3.1–10.6 GHz wireless receivers,‖ IEEE J. Solid-State Circuits, vol.

39, no. 12, pp. 2259–2268, Dec. 2004.

[4] A. Ismail and A. A. Abidi, ―A 3–10 GHz low-noise amplifier with wideband LC-ladder matching network,‖ IEEE J. Solid-State Circuits, vol. 39, no. 12, pp.

2269–2277, Dec. 2004.

[5] Hossein Hashemi and Ali Hajimiri, ―Concurrent Multiband Low-Noise Amplifiers — Theory, Design, and Applications,‖ IEEE Trans. on Microw.

Theory and Tech., vol. 50, no. 1, Jan. 2002

[6] Behzad Razavi, RF Microelectronics, Prentice Hall PTR, 1997.

第三章：

---Noise mechanism---

[7] C. Hull and R. Meyer, ―A systematic approach to the analysis of noise in mixers,‖

IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, vol. 40, pp. 909-919, 1993.

[8] M. T. Terrovitis and R. G. Meyer, ―Noise in Current-Commutating CMOS Mixers,‖ IEEE Journal of Solid-State Circuits, vol. 34, pp. 772-783, June 1999.

[9] H. Darabi and A. Abidi, ―Noise in RF-CMOS mixers: A simple physical model,‖

IEEE Journal of Solid-State Circuits, vol. 35, pp. 15-25, 2000.

[10] J. Phillips and K. Kundert, ―Noise in Mixers, Oscillators, Samplers, and Logic:

An Introduction to Cyclostationary Noise,‖ in Proc. IEEE Custom Integrated Circuits Conference, May 2000.

[11] T. Melly, A. Porret, C. Enz, and E. Vittoz, ―An analysis of flicker noise rejection in low-power and low-voltageCMOS mixers,‖ IEEE Journal of Solid-State Circuits, vol. 36, pp. 102-109, 2001.

of Solid-State Circuits, vol. 42, pp. 1339-1351, 2007.

---Flicker noise model---

[13] M. Von Haartman and M. Ostling, Low-frequency noise in advanced MOS devices, Springer, 2007.

[14] Trond Ytterdal, Yuhua Cheng and Tor A. Fjeldly , Device Modeling for Analog and RF CMOS Circuit Design, New York: Wiley, 2003.

[15] K.K. Hung, P.K. Ko, C. Hu, Y.C. Cheng, ―A unified model for the flicker noise in metal-oxide-semiconductor field-effect transistors,‖ IEEE Transactions on Electron Devices, vol. 37, no. 3, pp. 654-665, Mar. 1990.

[16] C. Chan, Y. Lin, Y. Huang, S. Hsu, and Y. Juang, ―Impact of STI Effect on

在文檔中應用於WLAN之PHEMT單壓操作低雜訊放大器與改進閃爍雜訊之直接降頻式混頻器 (頁 73-99)