負偏壓溫度不穩定性

圖 2-33 為元件在固定退化電壓下其臨界電壓隨著退化時間產生 漂移，即為負偏壓溫度不穩定現象。結果顯示氮氧矽化鉿的使用比氧 化鉿的使用相較之下有較嚴重的負偏壓溫度不穩定性現象。另外我們 將臨界電壓隨時間的改變量帶入Sufi Zafar 所推論出來的經驗式，即 式子（5）。結果得到相當符合的結果。結果證明元件受到負偏壓溫度 不穩定性的退化現象主要原因為介電層本體缺陷所致。

圖 2-34 為退化實驗中所萃取的介面缺陷數量隨時間的改變以及 利用元件反轉區電容以及隨退化時間的臨界電壓改變量推算出的總 缺陷數量隨退化時間的改變量。其中推算式子如下：

A V

N

^tot=

^CΔ

^th

^q

^g

Δ

………..(6) 其中，

Δ N

^tot代表總共的缺陷電荷改變量，C 代表閘極電容， 代 表臨界電壓的改變量，

V

^th

Δ A

^{g代表閘極面積。}

藉由圖 2-34 可以發現在高介電常數閘極介電層主宰負偏壓溫度不穩 定性為本體缺陷（

Δ N

^tot−

Δ N

^it）。另外亦可觀察氮氧矽化鉿的使用比 氧化鉿的使用有更顯著的現象。

2.2.2.3 結論

藉由以上實驗結果顯示，無論是使用氮氧矽化鉿或者氧化鉿堆疊 於二氧化矽其元件都具有相近的次臨界斜率。對於使用氮氧矽化鉿的 元件比使用氧化鉿的元件具有較大的飽和電流，較低的介面陷阱 數量以及較高的漂移率。對於使用氧化鉿的元件比使用氮氧矽化鉿的 元件具有較低的閘極漏電流以及較小的等效氧化層厚度。另外在負偏 壓溫度不穩定性方面，使用氮氧矽化鉿的元件比具有一層氮化矽覆蓋 於氧化鉿上面的元件有較大的劣化程度。

表2-1 實驗方法及參數設定 Device

Characteristic

Measurement Parameter Setup

VTH, SS, IG ID-VG VD =-50mV (Constant Mode) VG =0~-2V (Sweep Mode) Equivalent

Oxide Thickness (EOT)

C-V VG =1.5V~-1.5V (Sweep Mode)

Mobility Split-CV CGC=1.5V~-1.5V CGB=1.5V~-1.5V

VD =-50mV, VG =1.5V~-1.5V Interface Trap

Number (Nit)

Charge Pumping Frequency=1 MHz, Rising Time=80 nsec Falling Time=80 nsec Reverse Bias= -50 mV Amplitude= 1.5 V Reliability Bias

Temperature Stress (BTS)

Room Temperature VS=VD=VB =0V ^B Vstress=VG

圖 2-1 強迫實驗的電路接法示意圖

開始

進行強迫（stress）流程前，測量 Id-Vg 及 Charge Pumping

設定強迫的電壓及溫度

BTS 自動量測流程

每段強迫時間結束後，量測 Id-Vg 及 Charge Pumping

圖 2-2 電壓溫度強迫實驗設計流程圖 分段強迫時間完成

完成強迫（stress）流程後，測量 Id-Vg 及 Charge Pumping

結束 是

否

W/L=10/10 μm

Poly-Si/HfSiON=2.5 nm

V_G (V)

SS= 79.4 mV/decade

SS= 79.7 mV/decade

圖 2-3 不同界面層元件其輸出特性曲線比較圖

Poly-Si/HfSiON=2.5 nm

V_G (V)

Gm (10

-6

A/V)

SiON SiO₂

-2.0 -1.5 -1.0 -0.5 0.0

圖2-4 不同界面層元件其轉換電導對閘極電壓特性比較圖

PMOS_W/L=10/10 μm Poly-Si/HfSiON=2.5 nm

V_G (V)

100 PMOS_W/L=10/10 μm Poly-Si/HfSiON_2.5nm

W/L=10/10 μm

Poly-Si/HfSiON=2.5 nm

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5 0.0

I

CP

(nA)

0 10 20 30 40

SiON_N_it=1.39 (10¹¹/cm²) SiO₂_N_it=1.21 (10¹¹/cm²)

圖 2-7 不同界面層元件其電荷幫浦電流對脈衝底端電壓特性比較圖

W/L=10/10 μm

Poly-Si/HfSiON=2.5 nm

V_G (V)

-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 400

600 800 1000 1200 1400 1600 1800 2000

SiON_EOT= 3.0 nm SiO₂_EOT= 2.8 nm

C ( fF)

圖 2-8 不同界面層元件其電容對閘極電壓特性比較圖

Poly-Si / HfSiON

Effictive Field (MV/cm)

0.0 0.2 0.4 0.6 0.8 1.0 1.2

Effictive Mobility (cm

2

/V-sec)

0

Before Stress

After Stress 1000 sec

圖 2-10 界面層氮氧化矽元件其輸出特性曲線受強迫電壓為 -2.0V+V 前及後關係圖

SiON/HfSiON

Before Stress

After Stress 1000 sec

圖 2-11 界面層氮氧化矽元件其輸出特性曲線受強迫電壓為-2.5V+VTH

Before Stress

After Stress 1000 sec

圖 2-12 界面層氮氧化矽元件其輸出特性曲線受強迫電壓為-2.7V+VTH

前及後關係圖

SiO₂/HfSiON

Before Stress

After Stress 1000 sec

圖 2-13 界面層二氧化矽元件其輸出特性曲線受強迫電壓為-2.0V+VTH

前及後關係圖

SiO₂/HfSiON V_stress= -2.5V+V_TH

Before Stress

After Stress 1000 sec

圖 2-14 界面層二氧化矽元件其輸出特性曲線受強迫電壓為-2.5V+VTH

SiO₂/HfSiON

Before Stress

After Stress 1000 sec

圖 2-15 界面層二氧化矽元件其輸出特性曲線受強迫電壓為-2.7V+VTH

50 SiON/HfSiON

V_stress= -2.0V+V_TH

Base Voltage (V)

Before stress 1sec

SiON/HfSiON V_stress= -2.5V+V_TH

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5

Before stress 1sec

70 SiON/HfSiON

V_stress= -2.7V+V_TH

Base Voltage (V)

Before stress 1sec

Poly-Si / HfSiON / SiO₂ V_stress= -2.0V+V_TH

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5 0.0

I

cp

(nA )

0 10 20 30 40

Before stress 1sec

10sec 100sec 1000sec

圖 2-19 強迫電壓為-2.0V+VTH下，界面層二氧化矽元件在不同強迫時 間下電荷幫浦電流對脈衝基底電壓關係變化圖

Poly-Si / HfSiON / SiO₂ V_stress= -2.5V+V_TH

Base Voltage (V)

before stress

0 20 40

60 _1sec

10sec 100sec 1000sec

I

cp

(nA )

-2.0 -1.5 -1.0 -0.5 0.0

圖 2-20 強迫電壓為-2.5V+VTH下，界面層二氧化矽元件在不同強迫時 間下電荷幫浦電流對脈衝基底電壓關係變化圖

Poly-Si / HfSiON / SiO₂ V_stress= -2.7V+V_TH

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5 0.0

Before stress 1sec

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

SiO₂/HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

Δ V

th

(mV)

-100 -50 0 50

100 V_stress = -2.0V+V_TH V_stress = -2.5V+V_TH V_stress = -2.7V+V_TH

圖 2-23 界面層二氧化矽元件在不同強迫電壓下其臨界電壓的改變量 對強迫時間關係變化圖

SiON/HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴ 10¹⁰

10¹¹ 10¹²

V_stress = -2.0V+V_TH

α t^0.22 α t^0.191 α t^0.186 V_stress = -2.5V+V_TH

V_stress = -2.7V+V_TH

Δ N

it

(cm

-2

)

圖 2-24 界面層氮氧化矽元件在不同強迫電壓下其介面缺陷的改變量 對強迫時間關係變化圖

SiO2/HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

W/L=10/10 μm

I

D

(A)

HfSiON/SiO₂_SS= 79.8 mV/decade SiN/HfO₂/SiO₂_SS= 79.2 mV/decade

-2.0 -1.5 -1.0 -0.5 0.0

圖 2-26 不同介電層材料元件其輸出特性曲線比較圖

V_G (V)

-2.0 -1.5 -1.0 -0.5 0.0

Gm (10

-6

A/ V )

0

HfSiON/SiO₂ SiN/HfO₂/SiO₂

W/L=10/10 μm

圖 2-27 不同介電層材料元件其轉換電導對閘極電壓特性曲線比較圖

100 PMOS_W/L=10/10 μm

V_D (V)

V_G-V_TH=0V V_G-V_TH= -0.5V V_G-V_TH= -1V V_G-V_TH= -1.5V HfSiON/SiO₂

SiN/HfO₂/SiO₂

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5 0.0

I

CP

(nA)

0 10 20 30 40

HfSiON/SiO₂_N_it=1.21 (10¹¹cm^-2) SiN/HfO₂/SiO₂_N_it=1.37 (10¹¹cm^-2)

圖 2-29 不同介電層材料元件其電荷幫浦電流對脈衝底端電壓比較圖

10^-15 10^-14 10^-13 10^-12 10^-11 10^-10 10^-9

W/L=10/10 μm

V_G (V)

I

G

(A)

HfSiON / SiO₂ SiN / HfO₂ / SiO₂

-2.0 -1.5 -1.0 -0.5 0.0

圖 2-30 不同介電層材料元件其閘極電流對閘極電壓比較圖

W/L=10/10 μm

HfSiON/SiO₂_EOT=2.80 nm SiN/HfO₂/SiO₂_EOT=2.62 nm

圖 2-31 不同介電層材料元件其電容對閘極電壓比較圖

Effective field (MV/cm)

Effective Mobility (cm

2

/V-sec)

HfSiON / SiO₂ SiN / HfO2 / SiO₂ Universal

0.0 0.2 0.4 0.6 0.8 1.0 1.2

圖 2-32 不同介電層材料元件其漂移率對有效電場比較圖

V_stress= -2.0V+V_TH

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

Δ V

TH

(mV)

0 20 40 60 80 100 120 140

HfSiON / SiO₂ SiN / HfO₂ / SiO₂

圖 2-33 不同介電層元件在強迫電壓-2.0V+VTH下其臨界電壓的改變量 對強迫時間關係變化圖

10¹⁰ 10¹¹ 10¹² 10¹³

V_stress= -2.0V+V_TH

Stress Time (sec)

HfSiON / SiO₂

10^-1 10⁰ 10¹ 10² 10³ 10⁴

Δ N

tot

, Δ N

it

(cm

-2

)

SiN / HfO₂ / SiO₂

α t^0.223 α t^0.213

ΔN_it ΔN_tot

圖 2-34 不同介電層元件在強迫電壓-2.0V+VTH下其總共缺陷數量與介

第三章 探討高介電常數閘極介電層在負偏壓溫度強迫下電

在文檔中 90奈米技術之高介電常數閘極電晶體在負偏壓溫度不穩定性之可靠度研究 (頁 25-45)