不同閘極材料對元件基本特性及可靠度之影響

圖4-1~4-4 為兩者元件基本電性比較結果。結果顯示使用金屬閘 極高介電常數介電層元件比多晶矽閘極高介電常數介電層元件有更 好的次臨界斜率，更佳的閘極控制能力以及較高的飽和電流。但是在 閘極漏電流方面明顯的比多晶矽閘極高介電常數介電層元件來的 大。圖4-5 結果顯示兩種元件介面缺陷數量相差不多。圖 4-6 為有效 漂移率對有效電場關係圖，結果顯示金屬閘極高介電常數介電層元件 比多晶矽閘極高介電常數介電層元件還要佳。圖 4-7 則為電容電壓特 性關係圖，觀察可知金屬閘極高介電常數介電層元件的有效氧化層電 荷明顯的比多晶矽閘極高介電常數介電層元件來的低，其原因為金屬 閘極（TiN）與高介電常數（HfSiON）可防止 poly depletion 效應。

4.2.2 負偏壓溫度不穩定性

在 負 偏 壓 溫 度 強 迫 實 驗 部 分 ， 我 們 將 強 迫 電 壓 值 分 別 設 為 -1.0+VTH伏特，-1.3+VTH伏特和-1.5+VTH伏特。不同強迫電壓值對多 晶矽閘極高介電常數介電層元件以及金屬閘極高介電常數元件所造 成元件的輸出特性改變結果分別如圖4-8 到 4-10 以及圖 4-11 到 4-13。

圖 4-14 為不同強迫電壓下多晶矽閘極高介電常數介電層元件的 臨界電壓隨強迫退化時間的增加而漂移結果。實驗結果與Sufi Zafar 經驗式結果相當符合。而圖 4-15 結果顯示，負偏壓溫度不穩定性造 成臨界電壓漂移的來源以載子被捕獲到介電層本體缺陷裡，且隨著強 迫電壓越大，載子被捕獲到介電層本體缺陷裡的比例就越大。而強迫 電壓在-1.0+VTH及-1.3+VTH伏特時所受到的偏壓溫度不穩定性是相近 的。故圖中兩條件的實驗曲線有交錯的現象。圖 4-16 則是金屬閘極 高介電常數介電層元件在固定強迫電壓下其臨界電壓隨強迫退化時 間的漂移現象。其實驗結果也與Sufi Zafar模型結果符合。圖 4-17 結 果顯示元件的臨界電壓漂移的來源以載子被捕獲到介電層本體缺陷 裡，且隨著強迫電壓越大，載子被捕獲到介電層本體缺陷裡的比例就 越大。

根據以上結果顯示兩種元件在負偏壓溫度強迫實驗中，不論是輸

本體缺陷裡，而造成元件不同的退化現象。

4.3 結論

金屬閘極高介電常數介電層元件的使用比多晶矽閘極高介電常 數介電層元件的使用上有較佳的次臨界斜率，較好的閘極控制能力，

較高的漂移率以及較高的驅動電流。但較差的閘極漏電流。

兩種元件受到負偏壓溫度不穩定性造成元件不同退化現象，主要 原因為金屬閘極高介電常數介電層元件是大量電洞被捕獲在介電層 本體缺陷內所導致。而多晶矽閘極高介電常數介電層元件是大量電子 被捕獲所致。

W/L=10/10 μm

Poly-Si / TiN / HfSiON Poly-Si / HfSiON

SS= 65.3 mV/decade

SS= 79.4 mV/decade

圖 4-1 不同閘極材料結合高介電常數元件其輸出特性曲線特性比較

W/L=10/10 μm

V_G (V)

Gm (10

A/ V )

Poly-Si / TiN / HfSiON Poly-Si / HfSiON

-2.0 -1.5 -1.0 -0.5 0.0

圖4-2 不同閘極材料結合高介電常數元件其轉換電導對閘極電壓

W/L=10/10 μm

Poly-Si / TiN / HfSiON Poly-Si / HfSiON

V_G-V_TH=-1.5V

W/L=10/10 μm

V_G (V)

Poly-Si / TiN / HfSiON Poly-Si / HfSiON

圖4-4 不同閘極材料結合高介電常數元件其閘極電流對閘極電壓 關係比較圖。

W/L=10/10 μm

Base Voltage (V)

-2.0 -1.5 -1.0 -0.5 0.0

I

(nA )

0 5 10 15 20 25 30

Poly-Si / TiN / HfSiON_N_it=1.34(10¹¹cm^-2) Poly-Si / HfSiON_N_it=1.39(10¹¹cm^-2)

圖4-5 不同閘極材料結合高介電常數元件其電荷幫浦電流對脈衝 底端電壓關係比較圖。

0 20 40 60 80 100 120

Effictive Field (MV/cm)

E ffictive Mobility (cm

/V-sec)

Poly-Si / TiN / HfSiON Poly-Si / HfSiON

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4

圖4-6 不同閘極材料結合高介電常數元件其漂移率對有效電場關

V_G (V)

1.2 Poly-Si / TiN / HfSiON_EOT= 1.5 nm Poly-Si / HfSiON_EOT= 3.1 nm

圖4-7 不同閘極材料結合高介電常數元件其電容對閘極電壓關係 比較圖。

PMOS_W/L=10/10 μm Poly-Si / HfSiON V_stress=-1.0V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖 4-8 多晶矽閘極高介電常數元件其輸出特性曲線受強迫電壓 為-1.0V+VTH前及後關係圖。

PMOS_W/L=10/10 μm Poly-Si / HfSiON V_stress=-1.3V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖 4-9 多晶矽閘極高介電常數元件其輸出特性曲線受強迫電壓為 -1.3V+VTH前及後關係圖。

PMOS_W/L=10/10 μm Poly-Si / HfSiON V_stress=-1.5V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖 4-10 多晶矽閘極高介電常數元件其輸出特性曲線受強迫電壓

PMOS_W/L=10/10 μm Poly-Si/ TiN / HfSiON V_stress=-1.0V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖4-11 金屬閘極高介電常數元件其輸出特性曲線受強迫電壓為 -1.0V+VTH前及後關係圖。

PMOS_W/L=10/10 μm Poly-Si/ TiN / HfSiON V_stress=-1.3V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖 4-12 金屬閘極高介電常數元件其輸出特性曲線受強迫電壓為 -1.3V+VTH前及後關係圖。

PMOS_W/L=10/10 μm Poly-Si/ TiN / HfSiON V_stress=-1.5V+V_TH

V_G (V)

Before Stress

After Stress Time 1000 sec

圖 4-13 金屬閘極高介電常數元件其輸出特性曲線受強迫電壓為

60 PMOS_W/L=10/10 μm Poly-Si/ HfSiON

Stress Time (sec)

V_stress = -1.0V+V_TH

PMOS_W/L=10/10 μm Poly-Si/ HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

Δ N

, Δ N

(10

/cm

)

-0.5

PMOS_W/L=10/10 μm Poly-Si/ TiN / HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

PMOS_W/L=10/10 μm Poly-Si/ TiN / HfSiON

Stress Time (sec)

10^-1 10⁰ 10¹ 10² 10³ 10⁴

Δ N

, Δ N

(10

cm

)

-2 0 2 4 6 8 10 12 14 16 18 20

V_stress= -1.0V+V_TH V_stress= -1.3V+V_TH V_stress= -1.5V+V_TH

ΔN_tot

ΔN_it

圖 4-17 金屬閘極高介電常數元件在不同強迫電壓下其界面缺陷 及總共缺陷的改變量對強迫時間關係變化圖。