二、 Introduction
2.2 Interconnections in flip-chip packaging system
2.2.1 錫鉛凸塊 (Solder bumps)
錫鉛凸塊為最早應用於覆晶技術中，由於錫鉛接合技術已經發展許久，
故此也為最成熟、最廣泛應用的接合技術。於錫鉛凸塊覆晶接合技術中，錫 鉛凸塊的製作為覆晶技術的成敗關鍵，目前常見的製作方式為電鍍法
(Electroplate)及印刷法(Printing)，其製作方式如下(Figure 2.4)：
電鍍法：
1. 晶片清洗：清洗晶片表面，使其乾淨不受污染。
2. UBM沈積：UBM主要的功能為a.附著(Adhesion)/擴散阻絕(barrier) layer；b.潤濕(Wetting) layer及保護(Protection) layer。
3. 微影成像：光阻塗佈、曝光、顯影，將需要的圖像轉印到wafer上面。
4. 錫鉛電鍍：利用電鍍法獲得高密度(高品質)與細間距的錫鉛凸塊。
5. 回銲成球：將光阻去除，同時去除底層的UBM，把錫鉛凸塊過回銲並 清洗，得到錫鉛凸塊。
Passivation Pad
Wafer清洗 Sputter UBM Layer PR coating & exposure Mask
曝光&顯影 Electroplated Solder Bump PR Stripping 有電鍍法&印刷法
UBM Remove
後續使用此Solder bumps 去做Solder flip chip bonding After Reflow
Figure 2.4 電鍍法錫鉛凸塊製作流程 印刷法：
1.晶片清洗：清洗晶片表面，使其乾淨不受污染。
2.UBM沈積：UBM主要的功能為a.附著(Adhesion)/阻絕(barrier) layer；b.潤濕(Wetting) layer及保護(Protection) layer。
3.錫膏印刷轉印：利用鋼版印刷(Stencil Printing)的方式將錫鉛凸塊 轉印到pad上。
4.回銲成球：將錫鉛凸塊迴銲，即得所需要的錫鉛凸塊。
完成錫鉛凸塊後，即可將其應用在覆晶接合上如下(Figure 2.5)：
UMB
Passivation
Solder bump
TSM Pad
Flip process
Bonding process
Figure 2.5 錫鉛凸塊覆晶接合 錫鉛凸塊優點：
1. 自動對位：使用錫鉛凸塊，當晶片放置在排列好之溶解銲料上，晶片 會自動對位，擴大製程誤差的容許範圍。
2. 製造性良好。
2.2.2異方性導電膠膜(Anisotropic conductive film, ACF)[6]
異方性導電膠膜(ACF)，兼具單向導電及膠合固定的功能。其組成主要 包含導電粒子及絕緣膠材兩部分，上下各有一層保護膜來保護主成分。使用 時先將上膜（Cover Film）撕去，將ACF膠膜貼附至Substrate的電極上，再 把另一層PET底膜（Base Film）也撕掉。在精準對位後將上方物件與下方板 材壓合，經加熱及加壓一段時間後使絕緣膠材固化，最後形成垂直導通、橫
向絕緣的穩定結構。異方性導電膠膜使用在Flip chip上的製程流程如下
向導通的短路，使得電氣功能不正常。
3. 重工困難。
4. IC腳距小的使用困難：隨著IC的腳距（Pitch）持續微縮，橫向腳位 電極之凸塊間距（Space）也越來越窄，大大地增加ACF在橫向絕緣 的難度。
2.2.3金凸塊(Gold-to-Gold bumps)
由於以錫鉛凸塊來進行覆晶接合，其存在著製程複雜、需使用助焊
Wafer清洗 Sputter UBM Layer PR coating & exposure Mask
曝光&顯影 Electroplated Gold Bump PR Stripping Au Au
UBM Remove
後續使用此Gold bumps去做 Gold-to-gold flip chip bonding Au
Figure 2.7 電鍍法金凸塊製作流程 金凸塊(Gold-to-Gold bumps)有以下的優點[9]：
1. 電子傳導性佳。
子傳導性佳、性質穩定，不易產生氧化物、低訊號的損失…等優點，故適合 使用在高頻元件覆晶連結的使用。
2.3 可靠度概論
可靠度的觀念起始於二次大戰期間，德國在研製 V-1 火箭時，對於主要 設計理念已有系統強度決定其中最弱環節的觀念，而個別元件的良莠會直接 影響到整個系統的表現，所以在當時被視為相當重要的課題。自從 1952 年 美國電子設備可靠顧問團(AGREE)提出報告之後，其以對電子裝備進行研究 所得到的結論為基礎，並依此結論定義可靠度：產品於既定的時間內，在特 定的使用環境條件下，執行特定的功能，成功完成工作目標的機率。
2.3.1 瞬間故障率曲線
一般而言，產品的故障發生率函數曲線(Figure 2.8)，呈現出類似浴缸 的形狀，又稱之為浴缸曲線[10]。該曲線大致可分為三個階段，首先是(a) 初始故障期（period of early failures），於此初期產品故障率較高的原 因，主要源自生產缺陷，初始故障率也會隨開始使用時數漸增而急速下降。
接著到達(b)偶發故障期（period of random failures），在此期間，產品 在某一時段內的故障率，一直維持不變。最後進入(c)老化故障期（period of aging failures），產品在某一時段內的故障率會隨時間而持續增加，直到 所有的產品全部故障為止。
Figure 2.8 故障發生率函數曲線 2.3.2 可靠度測試方法
可靠度測試的目的主要是為瞭解產品於設計階段中，藉由許多不同的試 驗，瞭解產品當時之可靠度水準，並將其提供決策者參考，以掌握產品的特 性。但是由於各國與各個產業之間，其測試方式與標準均不同，故有許多國 際標準組織制定了測試的標準，如電子設備工程聯合委員會(Joint Electron Device Engineering Council,簡稱JEDEC)[11]、日本電子工業協會
(EIAJED)[12]…等，其以過去長久以來IC設計、製造和使用的經驗為基礎，
制定了IC測試條件，如溫度、濕度、電壓、偏壓、測試方法…等。藉由這些 標準獲得測試結果，使得IC測試變得有章可循，有法可依。
以下簡介各項不同可靠度試驗的方法：
1. 使用壽命測試(Life test items)：測試產品的穩定性&耐久性。
適用規範JESD22-A-108/EIAJED-4701-D101。
2. 環境測試項目(Environment test items)：
a. 預處理測試(Precondition Test)：測試IC使用前在一定的濕度、
溫度條件下儲存的可靠度，也就是IC從生產到使用之間儲存的可 靠度。適用規範JEDEC-JSTD-020。
b. 加速式溫濕度及偏壓測試(Temperature Humidity Bias Test, THB)：評估IC產品在高溫、高濕偏壓條件下，對濕氣抵抗能力。
適用規範JESD22-A101/EIAJED-4701-D122。
c. 高加速溫濕度及偏壓測試(Highly Accelerated Stress Test, HAST)：評估IC產品在偏壓下高溫、高濕、高氣壓條件下對濕度 的抵抗能力。適用規範JESD22-A110。
d. 高溫蒸煮試驗(Pressure Cook Test, PCT)：評估IC產品在高溫、
高濕、高氣壓條件下對濕度的抵抗能力。適用規範 JESD22-A102/EIAJED-4701-B123。
e. 高低溫循環試驗(Thermal Cycling Test, TCT)：評估IC產品中 具有不同熱膨脹係數的金屬之間界面的接觸良率。適用規範 JESD22-A104/EIAJED-4701-B-131。
f. 高低溫衝擊試驗(Thermal Shock Test, TST)：透過快速溫度的 切換，評估IC產品中具有不同熱膨脹係數的金屬之間界面的接觸
良率。適用規範JESD22-B106/EIAJED-4701-B-141。
g. 高溫儲存試驗(High Temperature Storage Life Test)：評估IC 產品於實際使用之前，在高溫條件下保持幾年不工作條件下的生 命時間。
由於電子元件對於濕氣相當的敏感，濕氣吸收到內部為半導體構裝最大 的問題。當元件吸收濕氣後，其若暴露於回流銲接的環境中，當溫度升高，
其內部的濕氣將會產生足夠的蒸氣壓，進而損傷元件。於一些嚴重的狀況 下，蒸氣會使構裝元件內部產生裂紋，最嚴重的狀況會使元件鼓脹或是爆 裂，一般稱之為爆米花效應(Popcorn effect)。故於實驗中，特別針對構裝 元件的吸濕狀況、爆米花效應、高低溫循環等項目做測試，以期瞭解元件吸 濕的效應及晶片與基板之間填充底膠對其金屬接觸的影響狀況。
三、實驗步驟與分析方法
3.1 實驗步驟及試片準備
本論文的研究，是將高頻元件利用金凸塊來做覆晶接合，然後填入底 膠，利用推力機來測試覆晶接合的力量大小，瞭解其機械強度。之後再利用 一連串的可靠度測試方法來瞭解此金凸塊覆晶接合後的高頻元件是否可以 符合可靠度中的環境測試。實驗步驟如下(Figure 3.1)：
Figure 3.1 實驗步驟
3.1.1 Substrate gold circuits and gold bumps
本實驗利用氧化鋁作為基板[13]，首先於氧化鋁基板表面先鍍上擴散阻 絕層，然後再來將需要的金屬線及金凸塊轉印到基板表面，製作的步驟如下 (Figure 3.2、Figure 3.4、Figure 3.5)：
1. 於Al2O3基板上先鍍上一層Au(500Ao)&Ti(300Ao)。Ti主要的功能為附 著層及diffusion barrier；Au主要作為金屬導線及金凸塊的seed layer。
Ti(300A°) Thin PR
(S1818)
PR coating & exposure
Substrate Substrate
Substrate SubstrateSubstrateSubstrateSubstrateSubstrate Au
Gold electroplate (Substrate gold line) 曝光&顯影 (光阻去除)
Figure 3.2 基板金屬線路製作 4. 移去光阻，即完成金屬導線之圖案轉移。
5. 於晶片上塗佈上一層厚膜光阻(PR type:S818,Figure 3.3)，經過曝 光、顯影，定義出金凸塊的位置。(此位置連接金屬導線的一端)
60μm 60μm
Figure 3.3 SEM image of the thick PR 6. 利用電鍍法將未有光阻覆蓋的位置鍍上金凸塊。
PR coating & exposure Substrate
Substrate SubstrateSubstrateSubstrate
Gold electroplate (Bump) Figure 3.4 基板金凸塊製作
7. 移去光阻，即完成金凸塊。
8. 去除未有金屬導線及金凸塊覆蓋的Au(500Ao)&Ti(300Ao)層。(去除 Au(500Ao)使用KI/I2溶液；去除Ti(300Ao)使用HF/H2O(1:100)溶液)
Substrate Substrate
光阻去除
Substrate Substrate Substrate
去除Au(500A°)：KI/I2,solution 去除Ti(300A°)：HF/H2O(1:100)
Figure 3.5 基板金屬線路及金凸塊完成
經過以上步驟，即完成Al2O3基板金屬導線及金凸塊的製程(Figure 3.6)。
Figure 3.6 SEM image of the gold circuits and gold bumps 3.1.2 Chip gold circuits
取用高頻元件，使其經過一連串的微影、電鍍等製程，將所需要的金屬 線圖案轉印到高頻元件的表面。其製程流程如下(Figure 3.7)：
1. 將高頻元件晶粒表面覆蓋上一層光阻(S818)。
2. 經過曝光、顯影，定義出金屬導線的位置。
3. 利用電鍍法於光阻未覆蓋的位置鍍上金屬。
4. 去除光阻後，晶粒表面的金屬導線線路即完成。
High frequency chip High frequency chipHigh frequency chip
PR (S1818)
PR coating & exposure
Mask
High frequency chip High frequency chip
曝光&顯影 (光阻去除)
High frequency chip High frequency chip
Au
Gold electroplate (Substrate gold line)
High frequency chip
Chip side view High frequency chip High frequency chip
Chip side view
Chip top view Au
Figure 3.7 晶粒表面金屬線製作 3.1.3 Flip-chip assembly
取用完成金屬線路&金凸塊的基板及chip，進行覆晶接合，使chip的訊 號得以傳遞出去。我們選用熱壓法來做覆晶接合，製作方式如下(Figure 3.8、Figure 3.9)：
1. 將上述所完成金屬導線的晶粒及完成金屬導線&金凸塊的基板各自 放於300℃的熱板上。
2. 晶粒翻轉倒置，且將晶粒上的金屬導線對準基板的金凸塊。
3. 利用熱壓法，將晶粒壓在基板的金凸塊上180~240秒(使用的壓力為 10g/bump，故總共施加壓力為60g)，使晶粒上得金屬導線與基板上 的金凸塊接合。(覆晶接合後的高度約20~30μm)
Hot plate Substrate High frequency chip
Hot plate Up hot plate T：300℃
Down hot plate T：300℃
Bonding force：
6ea bump * 10g/ea = 60g
Gold bump Bump高度20~30μm
Figure 3.8 金凸塊覆晶接合
Figure 3.9 SEM image of the gold bumps flip-chip
3.1.4 Underfilling[14]
將完成覆晶接合後的元件，利用點膠的方式來填滿晶片與基板之間的空 隙。其利用毛細現象的原理，讓膠流動並且填滿空隙，此種製程稱為底膠填 充(Underfill)(Figure 3.10、Figure 3.11)。
Substrate Substrate
Substrate Substrate Substrate Substrate
利用毛細現象,將underfill膠材吸附至chip底下,直至填滿為止
Underfill Complete
Figure 3.10 底膠填充流程
Figure 3.11 SEM image of the flip-chip structure after underfill
底膠填充除了可以固定晶片外，還有保護晶片與基板的接合，不受外界 影響破壞、提高元件的機械強度與可靠度(避免濕氣入侵及熱膨脹係數不同所 造成的破壞，常用材料熱膨脹係數如Table 3.1)…等功能。
Table 3.1 常用材料熱膨脹係數 Materials CTE(ppm/oC)
Chip Solder 20~24
Substrate
Al2O3 4
FR4 18
Underfill
Epoxy resin 20~40
3.2 Mechanical and reliability tests
完成底膠填充的覆晶接合元件，我們將利用一連串機械力及可靠度試 驗，來瞭解經過此製程流程的高頻元件，其可靠度的狀況為何。
完成底膠填充的覆晶接合元件，我們將利用一連串機械力及可靠度試 驗，來瞭解經過此製程流程的高頻元件，其可靠度的狀況為何。