Electric resistance measurement

我們可以透過電阻值的量測(電阻值測試機如Figure 3.20)，瞭解各階段 完成測試的sample其電阻值變化的狀況，且也可以藉此瞭解高頻訊號傳輸之 線路的狀況是否有產生任何的變化。電阻值測試的原理如下(Figure 3.19)：

1. 於金屬線路兩端給予一定的電流值。

2. 由step 1中給予的定電流，可以於金屬線路的兩端量測到電壓。

3. 將給予的電流值與量測到的電壓值，藉由R(電阻值)=V(電壓)/I(電 流)，即可以計算出此金屬線路的電阻值。

Substrate

1.給予定電流 2.量測電壓

Figure 3.19 電阻值量測

Figure 3.20 DC阻抗量測器 3.2.6 RF measurement

RF的測試使用VNA(Vector Network Analyzer)，利用On-wafer probing measure method來量測高頻元件的S11(Return loss)及S21(Insertion

loss)。(RF特性量測機台如Figure 3.21)

Figure 3.21 RF測試機

四、結果與討論

4.1 覆晶連接封裝推力比較

將3.1.3無底膠填充及3.1.4有底膠填充的覆晶接合元件，使用晶粒推力 機測試有/無底膠填充的覆晶接合的機械強度結果如下：

Without underfill With underfill(Capillarity)

Shear force(g) 190.4 2052

後續將此組覆晶接合封裝送入如3.2.2的TCT chamber內(使用溫度條 件：-55℃~-125℃)放置1000 cycles，之後測試其覆晶接合的機械強度為：

Without underfill With underfill(Capillarity)

Shear force(g) 19 1584

比較TCT前後 & without/with underfill的覆晶接合之機械強度如下 (Figure 4.1)：

Without underfill With underfill(Capillarity)

Shear force(g)

Befor TCT Shear force(g) After TCT Shear force(g)

Figure 4.1 TCT前後有/無底膠填充shear force比較

由 Figure 4.1 shear force 比較之數據中可得知有/無底膠填充的覆 晶接合的機械強度差異甚大，尤其是在 TCT 1000 cycles 後，無底膠填充

的覆晶接合其機械強度更是大幅衰退了 10 倍之多，相較於有底膠填充的覆 晶接合機械強度僅衰退 22.8%。故底膠填充對於覆晶接合的機械強度影響相 當大。

4.2 經TCT測試後，覆晶接合的電阻值的變化

將分別完成3.2.2 TCT測試(0、200、400、600、800、1000 cycles)的 測試樣本，量測金屬線路的電阻值，其變化狀況如下：

1. Electric resistance of flip chip without underfill

由無底膠填充的覆晶接合電阻值測試數據(Table 4.1)可知，#2 & #3 樣本於TCT第1000 cycles測試時電阻值急遽升高，顯示此兩個樣本於 此階段發生了線路損壞或是開路的情況。

Table 4.1 Electric resistance of flip chip without underfill Electric Resistance (Ω) of Flip Chip Without Underfill

Cycles #1 #2 #3 #4 #5 Avg. Fail rate

除外)

Electric Resistance (Ω) of Flip Chip Without Underfill

0 2. Electric resistance of flip chip with underfill

由有經過底膠填充的覆晶接合電阻值測試數據(Table 4.2)可知，#4 於 TCT 第 800 cycles 測試時，其電阻值急遽的升高，顯示此樣本於 此階段發生了線路損傷或是開路的情況。

Table 4.2 Electric resistance of flip chip with underfill Electric Resistance (Ω) of Flip Chip With Underfill

Cycles #1 #2 #3 #4 #5 Avg. Fail rate(%)

並無發生太大的變化。(#4 於第 800 cycles 電阻值急遽升高除外)

Electric Resistance (Ω) of Flip Chip With Underfill

0 2 4 6 8 10

0 200 400 600 800 1000

Cycles

電阻值(Ω)

#1 #2 #3

#4 #5

Figure 4.3 有底膠填充覆晶接合於TCT測試電阻值變化

4.3 有/無底膠填充覆晶接合高頻特性變化狀況比較

比較無填充底膠及有填充底膠的覆晶接合之高頻特性，由實驗數據可 知有填充底膠的覆晶接合於 S11(return loss)的 depth peak 變動了，且整 體高頻特性曲線也變差了(Figure 4.4)；另外於 S21(insertion loss)的特 性表現上，有底膠填充也比無底膠填充的覆晶接合差了許多(Figure 4.5)。

Figure 4.4 有/無底膠填充覆晶接合高頻特性(S11)差異

Figure 4.5 有/無底膠填充覆晶接合高頻特性(S21)差異

此結果可能為底膠填充改變了高頻元件整體的介電常數，致使高頻的特 性變差。所以我們將有底膠填充的高頻元件變更其線路設計(Figure 4.6)，

並測量其高頻特性(Figure 4.7)，結果如下：

Sub side Chip side

Figure 4.6 高頻元件線路設計變更

Figure 4.7 高頻元件線路設計變更後之高頻特性

由高頻特性量測的結果可知，經過線路設計之高頻元件，其S11(20dB以 下) & S21(0.5dB以內)皆可以測到65GHz，比無線路設計之高頻元件的結構還 要好很多。

4.4 TCT測試前後覆晶接合RF變化狀況比較

比較有底膠填充覆晶接合於 TCT 1000 cycles(-55℃~125℃)前後高頻 特性的變化，由 Figure 4.8 及 Figure 4.9 可得知，樣本在經過 TCT 1000 cycles 後，其 S11 & S21 高頻特性的表現變化不大。

Figure 4.8 TCT前後，有底膠填充覆晶接合高頻特性(S11)差異

Figure 4.9 TCT前後，有底膠填充覆晶接合高頻特性(S21)差異

4.5 Moisture absorption test

依循 3.2.3 之吸濕測試步驟，來測試有/無底膠填充之覆晶接合材料吸 濕的狀況，測試的結果如下：

1. Without underfill

無底膠填充覆晶接合吸濕的數據如 Table 4.3，將其繪製時間 VS 重 量的關係圖(Figure 4.10)，便可瞭解無底膠填充覆晶接合吸濕的趨 勢。

Table 4.3 Without underfill 覆晶接合吸濕重量變化

2. With underfill

有底膠填充覆晶接合吸濕的數據如 Table 4.4，將其繪製時間 VS 重

量的關係圖(Figure 4.11)，便可瞭解有底膠填充覆晶接合吸濕的趨 勢。

Table 4.4 With underfill 覆晶接合吸濕數據

小時 0 1 4 5 6 7 8

4.6 Popcorn test

依循 3.2.4 Popcorn test 測試流程，量測 popcorn test 前後電阻值 的變化狀況如下：

Before popcorn test After popcorn test Without underfill (Ω) 0.6363 0.68

With underfill (Ω) 0.3692 0.52

將以上數據繪製成關係圖(Figure 4.12)

0 0.2 0.4 0.6 0.8

Before popcorn test After popcorn test

電阻值(Ω)

Without underfill (Ω) With underfill (Ω)

Figure 4.12 Popcorn測試前後之電阻值變化

無底膠填充的覆晶接合經過 popcorn test 後，其電阻值幾乎不變；有 底膠填充的覆晶接合其電阻值略為上升。

五、結論

由於覆晶接合用於高頻元件的連接有許多的好處，但若單單只有覆晶接 合時，其機械強度相當小，僅為有底膠填充的覆晶接合的十分之一左右，故 於應用上會有許多的限制。經過TCT 1000 cycles測試後，發現無底膠填充 之覆晶接合其機械強度衰退了10倍左右，比起有底膠填充之覆晶接合的機械 強度還要小很多；另外，我們測試於0、200、400、600、800、1000 cycles 的樣本電阻值，發現不管有/無底膠填充的覆晶接合其電阻值之變化皆不 大。綜合以上覆晶接合之機械強度測試 & TCT電阻值測試的實驗數據來看，

若欲將覆晶接合技術應用於高頻元件的連接上且欲使其有較高的可使用性 與可靠度，底膠填充是必需的。

因我們欲將底膠填充應用在高頻元件覆晶接合中，故我們必須由實驗測 試中，瞭解底膠填充對於高頻元件覆晶接合會產生何種影響？藉由實驗測試 有/無底膠填充的高頻元件覆晶接合之高頻特性，發現有底膠填充的覆晶接 合其S11 & S21均會變得比原本沒有底膠填充的覆晶接合還要差。其可能因 為底膠的填充而改變了整體的介電常數，故使測得的高頻特性變差，其無法 展現初始設計所預期的結果。此部份可以藉由高頻元件的設計來改善(材 料、線路、layout…等)。此次實驗即變更高頻元件及基板的線路設計，量 測高頻特性，其S11(20dB以下) & S21(0.5dB以內)皆可以測到65GHz，此結 果比無線路設計之底膠填充高頻元件還要好許多。另外，實驗也同時測試TCT

前後對於有底膠填充覆晶接合之高頻特性影響為何？藉由實驗的數據來 看，經過TCT 1000 cycles測試的樣本，其高頻特性並無較劇烈的變化。

由於欲瞭解使用底膠填充的覆晶接合可否於後續SMT的製程中所使用，

故設計吸濕及popcorn兩項測試來進行試驗，試驗結果如下：

1. 吸濕測試：有底膠填充的覆晶接合於完成223小時的吸濕後，其總重 量上升了6.87%，較無底膠填充的覆晶接合高了4.47%。

2. Popcorn test：將有底膠填充的覆晶接合依循JEDEC JSTD-020 level 3的測試標準進行測試。於完成測試後，檢視覆晶接合元件外觀上並 無凸起或是裂痕，且經過電阻值的量測，確認電阻值的上升於可接 受的範圍內。

經由以上兩點證實，有底膠填充的覆晶接合可以pass JEDEC JSTD-020 level 3的吸濕測試標準，可應用於後續的SMT製程。

六、參考文獻

1. Takaaki Ohsaki,“Electronic Packaging in the 90s – A Perspective from Asia＂

2. http://elearning.stut.edu.tw/teach/electron/coat.htm

3. L. Gehman, “Bonding Wire Microelectronics Interconnections,＂

IEEE Trans. On Comp.

4. 陳信文、陳立軒、林永森、陳志銘，電子構裝技術與材料 P135，2004 5. Katarina Boustedt, Ericsson Microwave Systems, “GHz Flip Chip –

An Overview＂

6. Electrically Conductive Adhesives (ECAs)：J.M.Kim et al.Journal of Electronic Materials,Vol.33(11),2004

7. Myung Jin Yim, Associate Member, IEEE, In Ho Jeong, Hyung-Kyu Choi, Jin-Sang Hwang, Jin-Yong Ahn, Woonseong Kwon, and Kyung-Wook Paik, Member, IEEE , “Flip Chip Interconnection With Anisotropic Conductive Adhesives for RF and High-Frequency Applications＂

8. The process and equipment technology of thermosonic flip-chip bonding P219：徐嘉彬,劉俊賢,機械工業雜誌258期。

9. L.K.Cheah,Y.M.Tan,J.Wei and C.K.Wong, “Gold to Gold Thermosonic Flip-Chip Bonding＂

10. 荻本 英二，CSP技術 P146，2000 11. http://www.jedec.org/

12. http://www.eia.org/

13. Manfred Boheim, Uhland Goebel, “Low Cost Packages for Micro- and Millimeterwave Circuits＂

14. Zhping Feng, Wenge Zhang, Bingzhi Su, K. C. Gupta, Fellow, IEEE, and Y. C. Lee, “RF and Mechanical Characterization of Flip-Chip Interconnects in CPW Circuits with Underfill

15. L. K. Cheah, Y. M. Tan, J. Wei and C. K. Wong, “Gold to Gold Thermosonic Flip-Chip Bonding＂

16. T Braum *, K. –F. Becker, M. Koch, V. Bader, R. Aschenbrenner, H. Reichl, “High-temperature reliability of Flip Chip

assemblies＂

17. Zhuqing Zhang, Jicun Lu*, C.P. Wong, “A Novel Approach for Incorporating Silica Filler into No-Flow Underfill＂

18. L. K. The, M. Teo, E. Anto. C. C. Wong, S. G. Mhaisalkar, P. S.

Teo, and E.H. Wong, “Moisture-Induced Failure of Adhesive Flip Chip Interconnects＂