五、 多頻帶低雜訊放大器設計理論
5.1 多頻帶低雜訊放大器的基本架構
5.2.2 雙頻輸入匹配
圖 77 為一同時能操作在兩種不同頻率的輸入匹配架構[25]，並在雜訊指數低 的情況下，讓兩個工作頻率能有各自的窄頻匹配及其增益。
圖 77 雙頻輸入匹配架構
我們可以使用一般共源極的等效電路，在雙頻的工作模式，去探討雙頻輸入 匹配結構的輸入阻抗，並在功率及雜訊同時匹配的情況下，得到輸入阻抗的等效 電路，等效電路如圖 78 所示，Zg是閘極端的阻抗，Zgs是閘極及源極端間的阻抗，
Zs為源極端的阻抗，Zgd是閘極及扱極端間的阻抗，ZL是負載阻抗；圖 78 的阻抗 也包含了電晶體本身的寄生電容，如 Cgs、Cgd。
圖 78 雙頻輸入匹配輸入阻抗的等效電路
圖 79 為圖 78 的小訊號模型，基板在 AC 訊號的模擬下是接地的。 到最少，在這個架構的匹配，雜訊因子（noise factor）被導出如式所示（20）
( )
因此，設計輸入阻抗Rmin ≈0，gmZsZgs =Rin ≈50 Ω，源極端的電感可設計成
圖 81 LC 並聯共振腔
5.3.3 LC 阻抗匹配網路
如圖 82 所示在 2.4 GHz 時[28]，將開關 SW1 及 SW2 打開，此時輸出匹配是 由並一電感（LD）串一電容（C2），將輸出負載匹配到 50 Ω；若工作在另一頻率 5.3 GHz 時，開關 SW1 及 SW2 均關上，此時輸出匹配是由並一電感（LD）串一 電容（C2//C1），再並一電容（C3）所組成的，LC 阻抗匹配網路匹配法是利用開 關來改變電容、電感組合，而形成不同匹配網路，將輸出負載匹配到 50 Ω。
圖 82 LC 阻抗匹配網路
5.3.4 多頻帶輸出網路
圖 83(a) 和圖 83(b) 都是多頻帶輸出網路的架構，兩個網路的共通特性都可提 供一個串聯共振及兩個並聯共振，圖 83(a) 的輸出負載如式（23）所示，圖 83(b) 的
輸出負載如式（24）所示，
圖 84 多頻帶放大器（多頻帶輸入匹配）的系統方塊圖
圖 85 多頻帶放大器（多頻帶輸入匹配）最終電路設計圖
5.4.2 輸入匹配
輸入匹配的設計觀念，是將 Single Band LNA (如圖 86(a) 所示)的輸入匹配加 上 Dual Band LNA(如圖 86 (b) 所示) 的輸入匹配組合而成，兩個電路架構結合 後，輸入匹配如圖 87 所示。
(a) (b) 圖 86 輸入匹配的設計(a)單頻輸入匹配(b)多頻輸入匹配單
當 SW1 on 的時候，Lg1及 Cg 並聯共振腔被短路，如圖 86(a) 所示，為一 Single Band LNA，工作頻率為 3.5 GHz；SW1 off 的時候，電路架構為 Dual Band LNA，
如圖 86(b) 所示，工作頻率為 2.4 GHz 及 5.3 GHz。
5.4.3 輸出匹配
輸出匹配為寬頻的匹配，如圖 87 示，輸出負載等於 M3 從 soruce 端看進去 的阻抗，並聯電阻 R1， Rout = 1/gm3 // R1 ≈ 50 Ω，即可達到輸出端為 50 Ω的匹配。
圖 87 輸出匹配電路圖
5.4.4 模擬結果
多頻帶放大器（多頻帶輸出匹配）的模擬結果如圖88 ~ 98 與表8 所示，輸出 返回損耗皆大於10 dB，輸入返回損耗在2.4/3.5/5.2 GHz分別為13.5/10.7/21.3 dB，
增益分別為10.2/17.2/10.6 dB，雜訊指數分別為3.2/3.9/4.4 dB，在2.4/3.5/5.2 GHz的 P1dB增益壓縮點分別為-22.3/-23.8/-23.4 dBm。
1. Dual Band Mode (1) 穩定圓
圖 88 Dual band mode 穩定圓的模擬圖
(2) S 參數
(3) NF
2 3 4 5 6 7 8
2 4 6 8 10 12 14 16
Noise Figure
Frequency(GHz)
Noise Figure NFmin
圖 91 Dual band mode 雜訊指數的模擬圖
(4) P1dB
@ 2.4 GHz
圖 92 P1dB的模擬圖 @ 2.4 GHz
@
5.2 GHz圖 93 P1dB的模擬圖 @ 5.2 GHz
2. Single Band Mode (1) 穩定圓
圖 94 Single band mode 穩定圓的模擬圖
(2) S 參數
Y Axis Title
Frequency(GHz)
S12
圖 96 Single band mode S12 參數的模擬圖
(3) NF
2 3 4 5 6 7 8
2 4 6 8 10 12
Noise Fugure
Frequency(GHz)
Noise Figure NFmin
圖 97 Single band mode 雜訊指數的模擬圖
(4) P1dB
@ 3.5 GHz
圖 98 P1dB的模擬圖 @ 3.5 GHz
3. 模擬預計規格列表
多頻帶放大器（多頻帶輸入匹配）模擬預計規格列表 8 如所示。
表 8 多頻帶放大器（多頻帶輸入匹配）模擬預計規格表
Parameters Triple Bnad LNA at VDD=1.8 V ( CornerCase=TT Temperature=16.85° )
Operation Frequency (GHz) 2.4 3.5 5.2
S11 (dB) -13.49 -10.72 -21.28
S21 (dB) 10.16 17.24 10.6
S12 (dB) > 40 > 40 > 40 S22 (dB) > 10 > 10 > 10
NF (dB) 3.16 3.89 4.39
P1dB (dBm) -22.3 -23.8 -23.4
Power Consumption (mW) 11.5
Chip Size(mm × mm) 0.976 × 0.944
Tech. 0.18 µm CMOS
5.4.5 量測結果
多頻帶放大器（多頻帶輸入匹配）佈局圖，如圖99 所示。
圖99 多頻帶放大器（多頻帶輸入匹配）佈局圖
多頻帶低雜訊放大器(多頻帶輸入匹配）實際量測結果與模擬如圖 102(a) ~ (c)、圖 104、105(a) ~ (c)、圖 106 所示，及表 9 所示，輸出返回損耗皆大於 10 dB，
輸入返回損耗在 2.4/3.5/5.2 GHz 分別為 8.7/10.7/9.3 dB，增益分別為 6.9/15.3/6.3 dB，雜訊指數在 2.4/3.5/5.2 GHz 分別為 4.2/4.4/6.3 dB。
1. Dual Band Mode (1) S 參數
1 2 3 4 5 6
-35 -30 -25 -20 -15 -10 -5 0
S11
Frequency(GHz)
Measurement Simulation
(a)
1 2 3 4 5 6
圖 100 Dual band mode S 參數量測結果(a)S11(b)S21(c)S22
(2) Noise Figure
2 3 4 5 6 7 8
Parameters Triple Bnad LNA at VDD=1.8 V , I=6.1 mA
Operation Frequency (GHz) 2.4 3.5 5.2
S11 (dB) -8.7 -10.7 -9.3
Power Consumption (mW) 11.5
量測與模擬之間結果比對，3.5 MHz 與 5.2 MHz 有頻率漂移的現象，頻率漂移 推測為電感(L1)因製程漂移，使其感值略增所導致；5.2 MHz 的 S11 並不如模擬般 的理想，推測為電容(Cg) 容值或電晶體開關(SW1)寄生電容略增所導致；至於線
性度為未完成的量測，也將在日後補齊量測的資料。
5.5 多頻帶放大器的設計及製作（多頻帶輸出匹配）
5.5.1 電路架構
多頻帶放大器（多頻帶輸出匹配）的系統方塊圖如圖 104 所示，由寬頻匹輸 入匹配、Cascode 的放大架構、多頻帶輸出匹配所組成的，電路設計圖如圖 105 所 示，電路的設計如下所述。
圖 104 多頻帶放大器（多頻帶輸出匹配）的系統方塊圖
圖 105 多頻帶放大器（多頻帶輸出匹配）電路圖
5.5.2 輸入匹配
輸入匹配網路是用二階 band-pass LC-ladder filter [16]方式達到寬頻的匹配，請 參閱 4.1.2 節，如圖 106 所示。
圖 106 寬頻輸入匹配電路
5.5.3 輸出匹配
利用 SW1、SW2 的斷路及短路的搭配，來達成多頻段的匹配，當開關 SW1、
SW2 同時短路時，輸出電路的等效電路圖如圖 107 所示，並一電感( L4 )及串一電 容(C4 // C5)，讓輸出達到 50 Ω的匹配。
圖 107 開關 SW1、SW2 同時短路時，輸出電路的等效電路圖
當開關 SW1、SW2 同時斷路時，輸出電路的等效電路圖如圖 108 所示，L3 與 C3 為一並聯共振，此共振腔會使輸出在低頻處(2.4 GHz)達到第一個 50 Ω的匹配，
並聯共振腔再經由串一電感( L4 )及並一電容(C5)，讓輸出在高頻處(5.2 GHz)達到 第二個 50 Ω的匹配，輸出匹配的 Smith Chart 如圖 109 所示。
圖 108 開關 SW1、SW2 同時斷路時，輸出電路的等效電路圖
圖 109 輸出匹配的 Smith Chart 電路圖
5.5.4 模擬結果
多頻帶放大器（多頻帶輸出匹配）模擬結果如圖110 ~ 121 與表9 所示，輸入 返回損耗大於10 dB，輸出返回損耗在2.4/3.5/9.4 GHz分別為10.1/19.5/13.7 dB，增 益分別為13.6/13.1/9.4 dB，雜訊指數分別為3.0/2.8/3.3 dB，在2.4/3.5/5.2 GHz的P1dB 增益壓縮點分別為-13.6/-11.8/-8.7 dBm，IIP3分別為-1.2/2.6/4.3 dBm。
1. Dual Band Mode (1) 穩定圓
圖 110 Dual band mode 穩定圓的模擬圖
(2) S 參數
2 4 6 8 10
-30 -20 -10 0 10 20
Frequency(GHz)
S11 S21 S22
圖 111 Dual band mode S 參數的模擬圖
(3) NF
Noise Figure NFmin
-30 -25 -20 -15 -10 -5 0 0
5 10 15
Gain(dB)
Input Power(dBm)
5.2 GHz
圖 114 P1dB的模擬圖 @ 5.2 GHz
(5)IIP3
@ 2.4 GHz 圖 115 IIP3 的模擬圖 @ 2.4 GHz
@
5.2 GHz 圖 116 IIP3 的模擬圖 @ 5.2 GHz2. Single Band Mode (1) 穩定圓
圖 117 Single Band Mode 穩定圓的模擬圖 (2) S 參數
(4) P1dB
-30 -25 -20 -15 -10 -5 0
0 5 10 15
Gain(dB)
Input Power(dBm)
3.5 GHz
圖 120 P1dB的模擬圖 @ 3.5 GHz
(5)IIP3
@ 3.5 GHz 圖 121 IIP3 的模擬圖 @ 3.5 GHz
3. 模擬預計規格列表
多頻帶放大器（多頻帶輸出匹配）模擬預計規格列表 10 如所示，電路 layout 如 圖 122 所示。
圖 122 多頻帶放大器（多頻帶輸出匹配）電路 layout 圖
表 10 多頻帶放大器（多頻帶輸出匹配）模擬預計規格表
Parameters
Triple Bnad LNA at VDD=1.8 V ( CornerCase=TT Temperature=16.85° )
Operation Frequency (GHz) 2.4 3.5 5.2
S11 (dB) > 10 > 10 > 10
S21 (dB) 13.55 13.09 9.42
S12 (dB) > 30 > 30 > 30
S22 (dB) -10.1 -19.46 -13.66
NF (dB) 2.97 2.77 3.3
P1dB (dBm) -13.6 -11.8 -8.7
IIP3 (dBm) -1.2 2.64 4.26
Power Consumption (mW) 9.5
Chip Size(mm × mm) 0.945 × 0.795
Tech. 0.18 µm CMOS
5.5.5 與其他論文比較
此次製作的多頻段低雜訊放大器，與其他論文的比較表，如表 11 所示。
Thiswork[1]為輸入多頻段匹配的多頻段低雜訊放大器，Thiswork[2]為輸出多頻段 匹配的多頻段低雜訊放大器。
表 11 多頻帶放大器與其他論文的表
5.5.6 未來工作
由於 IC 晶片取得時間較晚，使得量測資料無法如期完成粹取，故在日後將會 補齊量測的資料，並作量測與模擬結果之間的探討，以及驗證新型多頻段放大器 電路是否可發揮其成效。
六、 結論
隨著射頻電路的研發，使得多頻帶與多模態系統之射頻傳收模組儼然已成為未來無線 通訊市場的趨勢。因此本論文採用 TSMC 0.18um 製程研製應用於無線通訊射頻接收機前端 的低雜訊放大器，主要的研究以寬頻帶及多頻帶放大器為方向，其型態則為超外差接收機 架構。
由於現今元件模型的比較接近實際的特性，加上電腦輔助設計軟體的發展，使得模擬 與實際量測結果相符的設計不再那麼可遇而不可求，因此在電路模擬的考量是否周全即成 為往後電路設計者最為重要的要求。在整個論文的研究過程中，我們可以發現一般電路模 擬須考量的效應包含：電路內部各元件的特性了解、PAD 效應、鎊線效應、測試基板上各 傳輸線的效應…等。然而內部接線電磁效應亦是相當重要的一環，例如本論文四章所設計 之寬頻放大器電路，因欠缺接線電磁效應特性的了解，使電路量測結果與於預期的模擬有 差距，所以各個寄生效應的探討都不容忽視。
參 考 文 獻
1.飛仙，「分析：WiMax 技術大探秘 何時能夠取代 Wi-Fi」，新浪科技，93 年 11 月。
2.梁清標，「應用於無線通訊射頻接收機之電路研製」，元智大學碩士論文，94 年。
3.B. Razavi, Design of Analog CMOS Integrated Circuit, McGraw Hill, Boston, 2001.
4.B. Leung, VLSI for Wireless Communication, Prentice Hall, 2002.
5.邱煥凱，「射頻積體電路講義」，中央大學電機工程研究所，93 年。
6.戴文彬，「應用於無線數位通訊次諧波混頻器之設計、製作和測試」，元智大學碩士論文，
93 年。
7.Peter Purton,Ultra Wideband : Opportunities and Threats for the Mobile Communications Sector, Baskerville, London,2004.
8.Russell Shaw,Ultra Wideband : Coming With or Without a Standard, Report No. IN0401347RC, In-Stat/MDR, 2004.
9.吳立仁,「WiMAX 上路舊技術即將終結」，Cpro 資傳網，94 年。
10. http://www.wretch.cc/blog/yaocl&article_id=1715956.
11. 徐正平、林叢得, 「WiMAX 魅力無限距離廣傳輸快 為最後一哩首選」，新元件雜誌，
93 年。
12. Shaeffer, D.K. and Lee, T.H., “A 1.5-V, 1.5-GHz CMOS low noise amplifier”, IEEE Journal of Solid State Circuits, Volume 32, Issue 5, pp: 745 - 759 , May 1997.
13. B. Razavi, RF Microelectronics, Prentice Hall, 1998.
14. ” TSMC 0.18um Mixed Signal/RF Salicide Design Rule”,CIC.
15. Chang-Wan Kim,Min-Suk Kang,Phan Tuan Anh, Hoon-Tae Kim and Sang-Gug Lee, T.H.,
“An ultra-wideband CMOS low noise amplifier for 3-5-GHz UWB system”, IEEE Journal of Solid State Circuits, Volume 40, Issue 2, pp: 544 - 547 , Feb. 2005.
16. Ismail, A. and Abidi, A, “ A 3-10-GHz low-noise amplifier with wideband LC-ladder matching network.”, IEEE Journal of Solid State Circuits, Volume 39, Issue 12, pp: 2269 - 2277 , Dec. 2004.
17. ”主題 4:寬頻放大器之設計原理”,交通大學電信 MIC 實驗室。
18. G. Gonzalez, Microwave tarnsistor amplifiers : analysis and design ,2nded. Prentice-Hall, 1997.
19. P. A. Rizzi,Microwave engineering : passive circuit , Prentice-Hall,1988.
20. S. C. Cripps,Microwave power amplifiers for wireless communications,Artech
21. Mun-Sook Jung, Chang-Wan Kim, Phan Tuan Anh, Hoon-Tae Kim and Sang-Gug Lee, ” A
2.7 to 9.3 GHz CMOS wideband amplifier combined with high pass filter for UWB system” , The 7th International Conference on Advanced Communication Technology, Volume 1 , pp.
57 - 60, Feb. 2005.
22. Bo Shi and Michael, Yan Wah Chia,“Design of a SiGe Low-Noise Amplifier For 3.1 – 10.6 GHz Ultra-Wideband Radio” IEEE Int. Symp. Circuits and Systems,, Volume 1, pp.
I-101-I-104,May 2004
23. Kuan-Hung Chen and Chorng-Kuang Wang;” A 3.1-10.6 GHz CMOS cascaded two-stage distributed amplifier for ultra-wideband application”, dvanced System Integrated Circuits, Proceedings of 2004 IEEE Asia-Pacific Conference , Page(s):296 – 299, 4-5 Aug 2004.
24. Zhenbiao Li,Richard Quintal and Keenneth K. O,” A dual Band CMOS Front-End With two Gain Modes for Wireless LNA low-noise amplifiers-theory, design, and applications ”, IEEE J. Solid-State circuits, vol. 39, Issue 11,pp. 2069-2073, November 2004.
25. Hashemi, H. and Hajimiri,” Concurrent multiband Low Noise Amplifiers – Theory, Design, and Applications”, IEEE Transactions on Microwave Theory and Techniques , Volume 50, Issue 1,No.1,pp. 288 - 301 , Jan. 2002.
26. Chao-Shiun Wang ,Wei-Chang Li and Chorng-Kuang Wang,“A multi-band multi-standard RF front-end IEEE 802.16a for IEEE 802.16a and IEEE 802.11 a/b/g applications”, IEEE
International Symposium on Circuits and Systems, 2005. ISCAS 2005 , pp. 3974-3977, 23-26 May 2005.
27. 陳仰鵑,「超寬頻可調式低雜訊放大器」,CIC 前瞻性晶片測試成果報告,民國 94 年 28. Liang-Hung Lu, Hsieh-Hung Hsieh and Yu-Shun Wang,” A compact 2.4/5.2-GHz CMOS
dual-band low-noise amplifier ” IEEE Microwave and Wireless Components Letters , vol.15, Issue 10, pp. 685-687, 11 , Oct. 2005
29. Giuseppe Cusmai,Massimo Brandolini,Paolo Rossi and Francesco Svelto,” A 0.18 µm CMOS selective Receiver Front-End for UWB Applications”, IEEE J. Solid-State circuits, vol. 41,pp.
1764-1771, August 2006.
30. Christina F.Jou , Kuo-Hua Cheng, Eing-Tsang Lu and Yang Wang, “A Fully Integrated High Linearity Concurrent Triple-Band CMOS LNA＂, IEEE Int. Symp. Circuits and Systems,, vol. 3,pp. 1239-1242, Dec. 2003.