電容-電壓(C-V)特性量測與分析

圖 4-27 及圖 4-28 所示，為 BOE、H2O2、HCl 表面前處理之 AZO(100 nm) / Si 異質接面，分別於製程溫度 298 K 、573 K 溫度下，以掃描頻率 1 MHz，掃描電壓由 -3 V 到 0 V，進行電容-電壓特性量測，從圖中 C-V 曲 線觀察，BOE、HCl 表面前處理之 AZO/Si 異質接面在製程溫度 298 K 時 電容值 917 pF、850 pF，製程溫度 573 K 時電容值降至 729 pF、447 pF；

以 H2O2 表面前處理之 AZO/Si 異質接面在製程溫度 298 K 時電容值 575 pF，製程溫度 573 K 時電容值增加至 1.2 nF。在 AZO 薄膜與矽基板之 間有一層界面層，此界面層常因製程溫度增加而增厚，由前述顯示 H2O2 表 面前處理於製程溫度增加時，電容值增加，因為AZO 薄膜緻密程度增加，

薄膜與矽基板之間的界面層厚度減少，厚度減少使電容值增加，以 BOE、

HCl 表面前處理確是電容值下降，代表界面層厚度增加，厚度增加使電容值 下降。

圖 4-29 及圖 4-30，為我們將前述測量所得電容與電壓關係，以 1/C² 對 V 作圖，圖中顯示，以 1/C² 對 V 作圖可得一斜直線，從直線在電壓軸 上的截距求得內建電位 Vbi，再將此線之斜率帶入(3.9)式，求出基板的摻雜 濃度NA，再將已得 NA 帶入(3.10)式，求出 Vn (導帶與費米能階的能量差)，

計算所得整理如表4-4。

再以(3.9)式，當 1/C² =0 的截距即可求得不同表面前處理 BOE、H2O2、 HCl 的內建電位 Vbi ，最後將先後所得 Vbi 和 Vn 代入(3.11)式便可求出蕭 特基能障 (ΦB)，計算所得整理如表 4-5。

圖 4-31 及圖 4-36，為將前述所得各項資料，經整理後所繪製的 AZO / Si 異質接面能帶圖。

表 4-4 不同表面前處理條件 NA 表，從計算的結果，以 BOE、HCl 表 面前處理於製程溫度為 298 K 的基板摻雜濃度 NA 分別為6.42×10¹²

cm

^-3、 4.25×10¹²

cm

^-3，而製程溫度 573 K 分別為 4.32×10¹²

cm

^-3、1.82×10¹²

cm

^-3， 載子濃度隨著製程溫度增加而下降。以 H2O2 表面前處理製程溫度為 298K 的基板摻雜濃度NA為2.94×10¹²

cm

^-3 ，製程溫度為 573K 為 1.38×10¹³

cm

^-3， 載子濃度隨著製程溫度增加而增加。

表4-5 為不同表面前處理條件之蕭特基能障(ΦB)表，從計算的結果，可 知 BOE、HCl 表面前處理之 AZO/Si 異質接面於製程溫度 298 K 的能障 高度分別為 1.21 eV、1.07 eV，製程溫度為 573 K 分別為 1.02 eV、1.06 eV，

能障高度隨著製程溫度增加上升而下降；以 H2O2 表面前處理之 AZO/Si 異質接面，製程溫度為 298 K 的能障高度為 1.16 eV，製程溫度為 573 K 為 1.44 eV，我們發現當溫度升高，能障高度值會增加，推測可能是溫度升高時，

存在於 AZO/Si 異質接面之界面態密度 (The interface stat edensity, Dit) 變 小使得陷阱輔助穿隧 (trap-assisted tunneling) 效應減少，有效能障高度隨之 變高。

-3.0 -2.5 -2.0 -1.5 -1.0 -0.5 0.0

-3.0 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0

圖 4-31 為 BOE 表面前處理之 AZO(100 nm、製程溫度 298 K)/Si 異質接面能帶圖

圖 4-32 為 BOE 表面前處理之 AZO(100 nm、製程溫度 573 K)/Si 異質接面能帶圖

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=0.61ev ΦB=1.02ev

Vn=0.41ev ΔEC=0.3ev

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=0.82ev ΦB=1.21ev

Vn=0.39ev ΔEC=0.3ev

圖 4-33 為

H

₂

O

₂ 表面前處理之 AZO(100 nm、製程溫度 298 K)/Si 異質接面能帶圖

圖 4-34 為

H

₂

O

₂ 表面前處理之 AZO(100 nm、製程溫度 573 K)/Si 異質接面能帶圖

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=1.06ev ΦB=1.44ev

Vn=0.38ev ΔEC=0.3ev

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=0.75ev ΦB=1.16ev

Vn=0.41ev

圖 4-35 為

HCl

表面前處理之 AZO(100 nm、製程溫度 298 K)/Si 異質接面能帶圖

圖 4-36 為

HCl

表面前處理之 AZO(100 nm、製程溫度 573 K)/Si 異質接面能帶圖

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=0.63ev ΦB=1.06ev

Vn=0.43ev ΔEC=0.3ev

p-Si Eg(Si)=1.12ev

EV(AZO)

E_F(Si)

Eg(AZO)=3.37ev EF(AZO) Vaccum level

Vbi=0.66ev ΦB=1.07ev

Vn=0.41ev ΔEC=0.3ev

表4-4 不同表面前處理條件 NA 表

表面處理 製程溫度

N_C

(cm

^-3

)

N_A

(cm

^-3

)

Vn

298K

2.8×10¹⁹ 6.42×10¹²

0.39 eV BOE

573K

2.8×10¹⁹ 4.32×10¹²

0.41 eV 298K

2.8×10¹⁹ 2.94×10¹²

0.41 eV H

₂

O

₂

573K

2.8×10¹⁹ 1.38×10¹³

0.38 eV 298K

2.8×10¹⁹ 4.25×10¹²

0.41 eV HCl

573K

2.8×10¹⁹ 1.82×10¹²

0.43 eV

表4-5 不同表面前處理條件之蕭特基能障(ΦB)表

表面處理 製程溫度

Vn Vbi ΦB

298K 0.39 eV 0.82 eV 1.21 eV BOE

573K 0.41 eV 0.61eV 1.02 eV 298K 0.41 eV 0.75 eV 1.16 eV H

2

O

2

573K 0.38 eV 1.06 eV 1.44 eV 298K 0.41 eV 0.66 eV 1.07 eV HCl

573K 0.43 eV 0.63eV 1.06 eV

在文檔中 表面處理對AZO/Si 異質接面太陽能電池之研究 (頁 59-67)