電源側功因校正電路設計

電源側功因校正電路的控制器部份，本計畫採用一個類比積體電路 (UC3854N) 作為功因校正之控制核心，圖 5.9 即為其內部架構圖。這是 一顆專門為達成功因校正所設計的積體電路，使電路系統可以達到輕、

薄、短、小的要求。在功率級電路部分，電路架構如第四章所述為一升 壓型直流/直流電力轉換器，其中功率開關的閘極控制信號(第 16 腳)則 是由 UC3854N 積體電路內部的脈波寬度調變單元送出。另外，在檢知 網路的部份，可分為電壓檢知網路及電流檢知網路兩種，在電壓檢知網 路的部分有三個電壓檢知回授信號，第一個回授信號是在全橋整流的輸 出端，利用電阻分壓網路將全波整流後的正弦波信號送入前饋補償網路 後，再送入積體電路內部的平方器電路(第 8 腳)，使得輸入側功率可以 保持平衡。第二個回授信號同樣是在全橋整流輸出端取出，此電壓回授 信號經由一個電阻將檢知進來的電壓信號轉換成電流信號，再送入積體 電路內部的乘法器中(第 6 腳)，此電流信號與線電壓相同，提供本控制 器一個正弦波電流波形外觀命令。最後一個回授信號則是將輸出側直流 高壓利用電阻分壓網路予以降壓後，此降壓後的電壓再送入積體電路內 部的電壓誤差比較器之反相輸入端(第 11 腳)與所設定的參考電壓值做 比較，此回授信號使得功率因數控制器能夠達成即時調制輸出電壓的目 標。

14 Aµ X2

IM AB C

=

圖 5.9 UC3854N 內部方塊圖。

在電流檢知網路的部分，為了減少不必要的能量消耗，因此採用一 值極小之電阻，透過適當的連接即可檢知功率電路中的實際電流，如 此，使得在電路的研製上可以避免使用一些價格昂貴的電壓檢知積體電 路或檢知電流信號的霍爾元件，不僅讓研製電路的成本降低也可以讓整 個電路系統更為精緻。圖 5.10 即為完整的 UC3854N 電路圖。

7µA X2

IM AB

=C

圖 5.10 UC3854N 電路圖。

此積體電路具有 16 個接腳，所以在進行設計之前，在此先對其 16 個接腳的功能與用途簡單說明如下：圖中接腳 1(GND)為此積體電路內

部邏輯電路的共同接地腳，將與功率級電路的參考接地視為同一點。接 腳 2(PKLM)為電流限制器的輸入接腳，其提供突波電流的過電流保 護，當此接腳的電位一被拉到負壓時，其會讓使輸出之脈波關閉，導致 功率開關立即截止。接腳 3(CAOUT)為電流放大器的輸出端，可於此接 腳上外接適當的被動元件而形成一電流補償網路。接腳 4(ISESE)為電 流回授信號輸入端，此接腳主要偵測功率級電路中實際的電感電流值。

接腳 5(MULTOUT)為乘法器的輸出端，其功能為提供所需之輸入端電 流命令。接腳 6(IAC)為乘法器正弦波信號輸入端，此接腳利用一檢測 網路將輸入端正弦波形信號檢測進來。接腳 7(VAOUT)為電壓誤差放大 器的輸出端，於此接腳上可透過適當的連接方式而形成一電壓補償網 路。接腳 8(VRMS)為前饋補償網路之輸入接腳，可使輸入側功率保持 平衡。接腳 9(REF)此接腳為 IC 參考電壓輸出，其提供一直流 7.5 伏特 的參考電壓。接腳 10(ENA)為低電壓鎖定比較器輸入端，當此接腳電壓 值小於 2.5 伏特時，積體電路將無法工作。接腳 11(VSENSE)為輸出電 壓回授信號的輸入端，回授之電壓進入電壓誤差放大器與 7.5 伏特的參 考電壓比較。接腳 12(RSET)為功率開關切換頻率的設定腳。接腳 13(SS) 為積體電路柔式啟動設定接腳。接腳 14(CT)為另一個功率開關切換頻 率 的 設 定 腳 。 接 腳 15(VCC) 為 積 體 電 路 工 作 電 源 輸 入 腳 。 接 腳 16(GTDRV)為開關閘極驅動信號輸出，將其連接至功率開關上以控制 其導通或截止。在說明完各接腳的用途後，接著將對此控制電路進行設 計。