入運算放大器之前必需經由變壓器(規格: 110Vrms:12Vrms)經過一次降壓後再將 二次側的電壓值輸入運算放大器，除了達到降壓的目的外也由於其一次側與二次
圖 4-1 永磁同步發電機線電壓迴授電路
圖 4-4 LA 55-P 電流感測器
DSP 12-Bit A/D 準位提昇
4-2 智慧功率模組
智慧功率模組(Intelligent Power Module, IPM)常應用於交流馬達驅動器與變 頻電源系統中，IPM 將功率元件縮小後封裝於一塊模組之內因此具有體積小的優 點，但其散熱為重要的問題，IPM 內部的前級驅動電路可使外部的光耦合器驅動 電路的設計較為簡化，應用於三相交流電源系統中的 IPM 如圖 4-7 中的虛線方 塊所示，內部由六個 IGBT 功率開關元件(標註於圖中紅框處)、六個二極體與四 組 前 級 驅 動 電 路 (Pre-driver) 所 組 成 。 在 本 文 中 所 使 用 的 IPM 為 富 士 的 7MBP75RA060，其規格如表 4-1 所示而實體結構則如圖 4-8 所示。
圖 4-7 智慧功率模組內部結構
圖 4-8 7MBP75RA060 功率模組實體結構 IPM
IGBT
Cs
表 4-1 富士 7MBP75RA060 規格
圖 4-9 交流-直流雙輸出變壓器
VGE驅動訊號的來源是由 DSP 的 PWM 輸出訊號經過光耦合器驅動電路後產 生，光耦合器的第一個作用為隔離 DSP 與 IPM 兩端的地以避免 DSP 遭受電力系 統端的過電流、過電壓與高頻切換雜訊的破壞，第二個作用是將 DSP 輸出的 PWM 訊號從 0~3.3V 放大到 0~15V 的大小以具有足夠功率驅動 IGBT，本文所使用的 IPM 外部光耦合器驅動電路如圖 4-10 所示，其中光耦合器為東芝生產 的 TLP-250，圖中的電阻 200Ω 其功能是限制 PWM 訊號的電流大小以符合 TLP-250 發光二極體的電流限制範圍(小於 10mA)，與一般的光耦合器驅動電路比較起來 圖 4-10 少掉了閘極驅動電阻以及保護用的齊納二極體，其原因是因為上述兩個 元件已內建於 IPM 中故在電路設計上較一般光耦合驅動電路簡便一些，此驅動 電路最後的三個輸出腳位將通往 IPM 內部的前級驅動電路，其中 Vcc 為+15V 電 源，GND 為地且透過前級驅動電路與 IGBT 的射極相接，Vctrl 則是前級驅動電 路控制訊號可使前級驅動電路產生閘極控制訊號控制 IGBT。
圖 4-10 光耦合器驅動電路
功率開關元件開關時因線路中雜散電感與電容造成的振鈴現象將使 IGBT 承 受突波電壓與高頻共振也使得其他電路易被電磁干擾，加裝緩衝電路能夠減緩以 上現象，然而考慮體積因素，目前市面上的 IPM 在設計時皆未加入緩衝電路，
緩衝電路依照使用者需求不同有各種不同的形式，本文中所使用的是 RCD 緩衝 電路[23]其結構如圖 4-11 所示，圖中 C、G 與 E 分別代表 IGBT 的集極、閘極與 射極，R1、C1 與 D1 分別為電阻、電容與二極體其原理示意圖如圖 4-12 所示。
圖 4-11 IGBT 與 RCD 緩衝電路
圖 4-12 RCD 緩衝電路原理
在圖 4-12 中當 IGBT 關斷時電流將沿著圖中紅色實線的方向流經二極體向 電容充電此時電容便可以吸收 IGBT 關斷時的突波電壓，而當 IGBT 導通時電容 放電，此時電流沿藍色虛線的方向流入電阻以消耗掉電容吸收的能量，此類型的 緩衝電路在電容大小上要注意的是電容值愈大對於抑制振鈴現象的效果愈明
電容充電
電容放電
顯，然而過大的電容值卻會使 IGBT 關斷的時間變慢容易造成上下臂短路，二極 還原後才能被 DSP 內部的交編碼脈衝(Qudrature Encoder Pulse, QEP)電路所利用 而計算出轉子目前所位在的角度值，光學編碼器介面電路中的 AM26LV32 差動
圖 4-13 光學編碼器介面電路
圖 4-14 光學編碼器還原後的 A 相與 B 相方波
圖 4-15 光學編碼器 Z 相脈衝輸出 A
B
4-5 周邊電路硬體與配置
這一節將介紹前面四節所提到的電路的實際硬體，圖 4-16 中包括了四組獨 立電源供應電路、光耦合器驅動電路、電流回授電路、電壓回授電路、緩衝電路 與智慧功率模組 IPM。
圖 4-16 周邊電路硬體
除了四組獨立電源供給驅動電路使用外其餘電路的電源皆由圖 4-17 的正負 15V 電源供應電路提供，其原理是利用變壓器降壓後再搭配橋式整流器及穩壓 IC 輸出穩定的正負 15V 電源。
圖 4-17 正負 15V 電源供應電路
緩衝電路 智慧功率模組
電壓迴授電路 光耦合器驅動電路
電流迴授電路 四組獨立電源
在進入電壓回授電路前用來降低發電機線電壓用的焊線式變壓器如圖 4-18 所示，圖中右側為一次側即發電機三相電源進入處，左側為降壓後的二次側，其 接往電壓回授電路，為了避免通往變壓器一次側的三相電源電線在高電壓或大電 流時脫落造成危險，因此連同兩個變壓器整體鎖在木板上以確保安全。
圖 4-18 焊線式變壓器
IPM 與其驅動電路在使用上應盡量縮短彼此間的間距以減少線路造成的雜 散電感與電容，而且光耦合器驅動電路也需盡量靠近 IPM[25]以達到減緩振鈴現 象的效果，在硬體上為了達到此需求因此將緩衝電路與光耦合電路依照 IPM 腳 位設計好位置後堆疊在 IPM 上如圖 4-19 所示。
圖 4-19 驅動電路與智慧功率模組間的配置
整體電路搭配 F2812 eZdsp 的硬體配置圖如圖 4-20 所示，同樣的為了減少雜 散電感與電容每個電路之間依然保持較短的間距或是採用堆疊方式，而為了減少 外界雜訊對四組獨立電源與 DSP 所輸出的 PWM 訊號造成干擾，以上兩者的訊 號傳輸都採用排線傳輸以隔離雜訊，而圖 4-21 則是光學編碼器介面電路硬體圖，
其中光學編碼器的差動輸出訊號線位於圖的最右側。
圖 4-20 整體電路硬體配置圖
圖 4-21 光學編碼器介面電路
差動訊號輸出 F2812 eZdsp
4-6 數位訊號處理器 TMS320 F2812 與程式編輯軟體介面
TMS320C2000 系列是美國德州儀器(簡稱 TI)推出的最佳量測與控制應用的 定點式 DSP 晶片，其主流產品分為二個系列︰C24x 與 C28x。C24x 主要用於數 位馬達控制、電機控制、工業自動化、電力轉換系統等，而近年來，TI 又推出 了具有更高性能的改進型定點晶片 C/F28x 系列晶片，進一步增強了晶片的界面 能力與嵌入功能，從而拓寬了數位信號處理器的應用領域。
TMS320C/F28x 系列是 TI 公司推出的控制型 DSP 晶片，包含 F281x 與 F280x 系列，是目前國際市場上先進、功能強大的 32 位元定點式 DSP 晶片。它既具有 數位信號處理能力，又具有強大的事件管理能力與嵌入式控制功能，特別適用於 有大批資料處理的測量與控制場合，如工業自動化控制、電力電子技術應用、自 動化儀器儀表及電機、馬達伺服控制系統等。本文所使用的為如圖 4-22 所示搭 載型號 F2812 數位訊號處理器由 Digital Spectrum 所生產的 F2812 eZdsp 開發板。
圖 4-22 F2812 eZdsp 開發板
F2812 數位訊號處理器透過相位鎖定迴路(Phase-Locked Loop, PLL)具有最 高 150MHz(6.67ns)的信號處理頻率與哈佛匯流排結構，能夠實現複雜的控制演 算法。採用省電設計(1.8V Core, 3.3V I/O)使得晶片消耗的功率較低。支援節點運 作測試群(Joint Test Action Group, JTAG)邊界掃描，可將程式快速載入晶片內，
方便使用者快速更改程式與實驗測試。
F2812系列晶片的主要性能如下:
週邊中斷展開(Peripheral Interrupt Expansion, PIE)，最多支援43個週邊中斷
最多包含三個 32-Bit CPU-計時器
128-Bit 保護鎖
增強型的控制週邊
12-Bit ADC,16 Channels
最多可有35個通用輸入/輸出(GPIO)接腳
多通道緩衝接口( Multi-channel Buffered Serial Port, McBSP) ×1
串列傳輸介面(Serial Communications Interface, SCI) ×2
串列周邊介面(Serial Peripheral Interface, SPI) ×1
捕抓/正交編碼器電路(CAP/QEP) ×6
增強型控制網路模組(Enhanced Controller Area Network, eCAN) ×1
看門狗計時器(Watch Dog Timer) ×1
F2812 數位訊號處理器內部功能結構圖如圖 4-23 所示，圖中斜線部分的方 塊受到 128-Bit 程式碼保護鎖的保護[26]。
圖 4-23 F2812 內部功能結構圖 F2812 數位訊號處理器的記憶體配置如下:
一組 128K*16 快閃記憶體(Flash EEPROM)
一組 1K*16 單次可程式唯讀記憶體(OTP ROM)
L0、L1：二組 4K*16 單存取記憶體(SARAM)
H0：一組 8K*16 單存取記憶體
M0、M1：二組 1K*16 單存取記憶體
F2812 的記憶體區間可以由使用者根據所需使用記憶體的大小，而自由調整分 配，以下首先介紹如圖 4-24 所示的記憶體配置圖。
圖 4-24 F2812 記憶體配置圖
在實驗中由於定點數與浮點數數據與中斷副程式占用許多空間，因此經由記 憶體配置後將原來程式碼中的中斷副程式及資料數據紀錄由原來內部記憶體的 H0 區塊移入外部記憶體的 Zone6 區塊[27]以解決記憶體空間不足的問題，如圖 4-25 中所示的外部記憶體是由開發板所提供，其大小為 64K*16，使用外部記憶 體時需要在程式內部設定外部記憶體時序方能對其進行讀寫。
圖 4-25 F2812 eZdsp 外部記憶體 外部記憶體
F2812 的開發環境是一個稱為“代碼設計工作室(Code Composer Studio, CCS)“的軟體，本文使用的軟體是 CCS3.3，其介面如圖 4-26，此軟體提供了編 譯 C/ASM 程式碼，由圖 4-24 所示的 JTAG 模擬器可以將程式燒錄至 F281x 的 ROM 或是 Flash 內，且提供晶片記憶體的配置。在程式中可以透過 View→Watch Window 觀察變數值，也可以用 View→Graph 將變數以波型的方式呈現。
CCS3.3 主要輸出文件有三類：
1. 組合語言碼輸出。編譯器可以產生組合語言碼文件，方便用戶查看由 C 語言 產生的組合語言碼。
2. COFF 目標文件。通過目標文件格式(COFF)允許用戶在連接定義系統的記憶 體映射(Memory Map)。如此可以將 C 語言程式連接到指定的晶片記憶體區 域，使得利用 C 語言撰寫能提升最大程式的執行效率，取代組合語言碼的優 勢，而使程式除錯與模組化更加容易。
3. ROM 數據格式轉換。對於獨立(Stand-alone)的嵌入式應用系統，編譯器能夠 把所有程式碼與初始化數據寫入 ROM 中，使得 C 程式碼能夠在系統 RESET 後運行，對於運算速度較為要求的程式(如電流迴路)，建議將數據由 ROM 轉 入至 RAM。
圖 4-26 CCS 3.3 軟體介面