第三章 全積體化頻率合成器
3.2 頻率合成器基本概念與重要參數
3.2.1 鎖相迴路基本操作原理
如圖 3.4 鎖相迴路基本架構可由相頻偵測器(Phase Frequency Detector)、電荷幫浦(Charge pump)、迴路濾波器(Loop Filter)、電壓控 制振盪器(VCO)與除頻器(Divider)所組成。鎖相的原理為：以相位頻 率偵測器來偵測輸出訊號經除頻器後 FDIV 與石英震盪器產生較精準 的低頻參考信號 FREF做比較，當參考頻率低於 FDIV訊號頻率時，相 位頻率偵測器送出高准位的UP 信號，使下一級的電荷幫浦充電，反 之則送出低准位的DN 信號，使下一級的電荷幫浦放電；再經過迴路 濾波器濾除電荷幫浦輸出的高頻訊號，並將電流訊號經迴路濾波器充 放電後轉為控制電壓的電壓訊號，此電壓的大小進而控制壓控振盪器 的輸出頻率，而輸出訊號經除頻器再回到相位頻率偵測器中，如此不 斷地比較機制改變壓控振盪器的控制電壓，使 FDIV與 FREF相位差縮 至最小，最終輸出的頻率為FOUT N FREF，其中N 為除頻器除數。
圖3.4 鎖相迴路系統架構
3.2.2 頻率合成器重要參數
頻率合成器的幾個重要參數為：輸出頻率範圍(Frequency range)
、通道解析度(Channel resolution)、輸出功率(Output power) 、
迴路頻寬和相位邊界(Loop Bandwidth and Phase margin) 、相位雜訊 (Phase noise) 與比較脈衝溢漏引起的雜訊(Spurious)。
輸出頻率的範圍與多模數除頻器的除數範圍、參考頻率FREF和電 壓控制振盪器的可調範圍(Tuning range)有關，鎖相迴路的輸出頻率為
1 2 0
1 2 0
(2nbn 2n bn 2n ... b 2 )FREF FOUT，其中 b 為除頻器中控制輸 出頻率的數位邏輯訊號，此時電壓控制振盪器的可調範圍(Tuning range)必須涵蓋此範圍，否則會造成輸出頻率的範圍變小。假設有四 條數位控制訊號b0 ~b3，輸出頻率的範圍為2nFREF ~ (2n15)FREF，而
0 ~ 3
b b 可以產生0 至 15 的連續正整數，此時通道解析度等於參考頻率
FREF。如果要設計符合通訊標準應用的應用，從圖 3.1 可知 802.11a 的通道解析度為 20MHz，從圖 3.2 可知符合 802.11b 和 802.11g 的通 道解析度為5MHz，參考頻率要依據規格做適當的選取。
而鎖相迴路的輸出功率要依據接收機中的混頻器(Mixer)設計而 定，從混頻器的轉頻增益(Conversion gain)對本地振盪訊號功率(LO Power)作圖，可以得知在最大轉頻增益下本地振盪訊號所需最小的功 率，而決定鎖相迴路的輸出功率的元件主要與電壓控制振盪器(VCO) 的設計有關。
理想的弦波是單一頻率的頻譜，然而實際上鎖相迴路所產生的弦 波會因為元件中的熱雜訊與閃爍雜訊造成輸出訊號相位抖動，此現象 從時域上稱為抖動(Jitter)，頻域上稱為相位雜訊(Phase noise)。
圖3.5 理想與實際信號頻譜
如圖 3.6 所示，Spurious 為在中心頻率的旁帶信號的突波，而評 估其量值大小為與主要載波的功率差，單位為dBc。一般整數型鎖相 迴路(Integer N PLL) 其 Spurious 其產生的原因為電荷幫浦輸出經過 濾波器後仍有參考頻率的訊號洩漏至壓控振盪器的控制電壓。
fC
fC－fREF fC+fREF
Spurious dBc
f 圖3.6 Spurious 示意圖