第二章 文獻探討
2.2 高介電係數材料
2.2.1 高介電係數氧化層材料 HfO 2
現今 High-k 材料被廣泛的運用在 45nm 的晶片上面，成為大家熱烈的研 究與討論[5]，添加 Hf 進入閘極氧化層形成 HfO2閘極氧化層用其特性操作 在元件上。HfO2有很高的介電係數 (~20-30) [10-11]和相當大的能隙(~5.7eV)
[12-13]，HfO2高的能帶差特性能擁有較大的能障阻止電子輕易的越過[14]。
不僅如此，在矽基板上他亦有高的熱穩定度和低的界面陷阱電荷[15]；然而，
HfO2 有 較 大 的 臨 界 電 壓 (threshold voltage, VT)[5]以 及 較 低 的 結 晶 溫 度 (crystallization temperature)(~500o)[16]，這對在製作晶片過程是不好的現象。
在結晶後的氧化層，電子會容易穿隧導電形成較大的漏電流，因此我們會再 次添加一些金屬 Si、N、Al、La 或 Ti 等等與 HfO2做結合[17]來改變結晶溫 度。
在 2002 年，K.Yamamoto 等人以純的 Hf 電子槍來沉積一層 Hf，接著再 利用了濺鍍的方式以及通氧氣製作 Hf 的氧化物[18]，厚度約為 1.3nm，在 HfO2氧化層下形成一層 Hf 的金屬層之後研究其結構特點和表面形態的變化。
文獻中談到，他控制了沉積的 Hf 金屬厚度來測量 Hf 的多寡以及對漏電流和 CET 的改變作一個探討，圖 2-4 為 CET 和漏電流在不同的 Hf 厚度條件下的 曲線。
由圖 2-4 我們可以知道，當 HfO2固定的時候，適當的沉積 Hf(~1.4nm)會讓 CET 跟著下降到最低值(~1.3nm)且漏電流下降近一個層級。也就是說，我們 可以知道 HfO2/Hf 的電容值比沒有沉積的 Hf 的電容值要來的高；再透過(2.1) 與(2.3)來看，我們可以用已知的氧化層厚度和氧化層電容值發現 HfO2/Hf 的 介電係數比沒有沉積 Hf 的介電係數要來的高。再者我們可以由圖 2-5 的曲 線和圖 2-6 的 TEM 來看，未沉積 Hf 由於擁有高能障的介面層(interfacial layer) 較厚，電子不容易越過能障，導致漏電流較低；然而沉積更多的 Hf 達到適 當值之後，雖然氧化層的物理厚度增加導致漏電流降低，但是由於氧化層物 理厚度的增加，氧原子不易與 Si 做結合形成 SiO2，以至於介面層的厚度變 小。
圖 2-5 不同的 Hf 沉積厚度所對映到的氧化層以及介面層的厚度[18]
HfO2摻雜 La
上述提到雖然 HfO2的介電常數較來的高，但是結晶溫度不高造成閘極 氧化層易在高溫熱退火的情形下結晶，導致閘極漏電流的增加。為了改善這 個結晶溫度所帶來的問題，在 2006 年時，X.P.Wang 等人利用了濺鍍的方式 在常溫下將 HfO2和 HfLaO 兩個 High-k 材料沉積在 Si 基板上，厚度約為 400nm，並且在 600oC 的退火溫度下通入氮氣約 30 秒。之後再覆蓋一層 HfN(~50nm)和 TaN(~100nm)或者 TaN(~100nm)沉積在上。他認為在多摻雜 La 進入 HfO2能有效的改善結晶溫度，所以在相同的情況與結構下用 XRD (X-Ray Diffraction) 機台掃描其在結晶情形，如圖 2-7[19]。
由圖 2-7 中可以明顯看到，在未摻雜金屬 La 的情形下，溫度達到 600oC 已經出現有結晶的情形；反觀加入 La 的 HfO2形成的 HfLaO，雖然摻雜的濃 度不一樣，但是還是很明顯的提升到 900oC 才出現結晶情形，故得知摻雜 La 等金屬有助於提升高介電係數材料的結晶溫度。
圖 2-7 左邊為 HfO2的結晶溫度 XRD 圖；右邊為摻雜不同濃度的 La 在 HfO2
中的結晶溫度 XRD 圖[19]
在同年，X.P.Wang 等人也用同樣的結構去做電流-電壓以及電容-電壓 等的電性比較[20]，不僅如此也利用了 EOT 和漏電流去做了一些探討，如圖 2-8。圖 2-8 中，已 Poly-Si/SiO2為比對組來看，很明顯的 HfO2和摻有 La 的 HfLaO 漏電流都較比對組來的小，在摻雜 15%La 和摻雜 50%La 之間又以摻 雜 15%La 的 HfLaO 漏電流較理想。然而在比較 HfO2和 HfLaO 可以發現，
HfO2沒有摻雜 La 的情形相同的 EOT 下漏電流反而較小。綜合以上的結果 可知，雖然使用 HfO2為氧化層時的漏電流會較小一點，但是 HfLaO 能有效 改善結晶溫度的提高，在效益的平衡之下 HfLaO 仍然是較為理想的。
圖 2-8 漏電流與 EOT 在不同閘極介電係數材料(HfO2和 HfLaO)關係圖[20]