第五章 奈米級裂隙電極元件
本章乃是希望運用成熟且再現性佳的半導體製程，設計一個新穎奈米 級裂隙電極元件製作流程，並期望能夠將前述鈀及氧化鈀薄膜濺鍍於此奈 米級裂隙電極元件上，使應用於場發射時成為可精確控制電子場發射特性 元件。
5-1 奈米級裂隙電極元件製程
本研究提出奈米級裂隙電極元件製程如圖 5-1 所示，且以文字敘述各步 驟目的及製程如下：
(a)成長絕緣層：將六吋矽晶圓經過 RCA 標準清洗程序後，使用爐管以乾式 氧化的方式成長厚度為 100 nm 氧化矽層，做為晶圓與元件間絕緣層。
(b)絕緣層之保護層：元件後續製程需以 DHF 進行蝕刻，為了保護絕緣層以 避免後續沉積之薄膜剝離，故於絕緣層上方成長對於氟離子較不易反應之 氮化矽層，以保護下方絕緣層不會於 DHF 蝕刻時造成損害。
(c)蝕刻終點層：由於以活性離子蝕刻機台蝕刻多晶矽層時，多晶矽與下方 氮化矽之選擇比較差，故須沉積氧化矽蝕刻終點層，以避免下方氮化矽被 蝕刻。
(d)多層膜成長：於高溫及低壓爐管內沉積 100 nm 的 N+-type 多晶矽層做為 第一電極層，並於其上沉積 400 nm 氧化矽層做為後續濺鍍薄膜時的墊高層，
其目的乃是造成圖形較高之深寬比，能夠於後續撥離製程中順利去除多餘
69
部分的多晶矽層，以得到裂隙電極元件。
(e)第一電極成型：以微影製程進行第一電極區域微影，並以活性離子蝕刻 機台進行氧化矽與多晶矽蝕刻，並去除光阻製作出第一電極，且由於沉積 蝕刻終點層，故其蝕刻多晶矽層時可控制蝕刻時間以達到準直之性貌以利 後續濺鍍薄膜及撥離之製程。
(f)側壁犧牲氧化層成長：以 NDL 高溫及低壓爐管進行 50 nm 多晶矽側壁氧 化層成長。由於氧化矽層內矽原子已經與氧原子鍵結，故無多餘電子可與 氧氣鍵結，而多晶矽層則可順利與氧元子鍵結而形成氧化矽層。經由改變 氧化時間可精準控制氧化層厚度，做為後續奈米級裂隙元件的裂隙寬度。
(g)第二電極成型：以微影製程定義出所需濺鍍薄膜區域，將曝光完成的晶 圓以真空濺鍍系統通入氬氣濺鍍鈀薄膜或是通入氬氣/氧氣混合氣體以進行 氧化鈀反應性濺鍍，並將光阻去除同時撥離所需區塊外的鈀/氧化鈀薄膜，
完成第二電極。
(h)裂隙蝕刻成型：以 DHF 蝕刻側壁氧化層，同時蝕刻於第一電極層上的氧 化層，此時處於氧化矽層上方之濺鍍薄膜亦會由於 DHF 蝕刻氧化矽層造成 濺鍍薄膜撥離而裸露出奈米級裂縫區域，完成奈米級裂隙電極元件製備。
70
71
5-2 奈米級裂隙電極元件第一電極成型
奈米級裂隙電極元件係以氧化擴散系統於矽晶圓上成長厚度為 100 nm 氧化矽做為絕緣層，並於其上以 LPCVD 沉積厚度為 400 nm 多晶矽層做為 第一電極層，並於此多晶矽層上堆疊氧化矽，經過黃光微影過程定義出單 側電極圖型，並利用感應耦合高密度電漿活性離子蝕刻機台(inductive coupling high density plasma reactive ion etching, ICHDP-RIE)以表 5-1 的參數 進行第一電極上方氧化矽、氮化矽及多晶矽蝕刻。圖 5-2 (a)為經由此方式 成功製作出所定義圖形的 SEM 影像。雖可成功將所欲製備之電極蝕刻成型，
但由圖 5-2(b)中則可見其蝕刻氮化矽及氧化矽截面無法呈現準直之型貌，此 種情況將會影響後續蝕刻多晶矽層線寬極側面型貌造成製作無法成功製備 裂隙電極元件。故嘗試調控不同蝕刻時間及施加於基板處瓦數欲得到較準 直之截面形貌。圖 5-2(b)、(c)為不同基板處瓦數所得到之 SEM 影像，由圖 5-2(b)的 120 W 降低至圖 5-2(c)的 60 W 時，其蝕刻速率由 3.8 nm/sec 大幅降 低至 1 nm/sec，原因是由於當減低施加於基材處瓦數時，電漿中離子被吸引 至基材處進行濺擊的數量減少，故其物理性蝕刻的能力降低；而氣體中可 蝕刻氮化矽、氧化矽之氣體離子亦同時減少與基材接觸，故其化學性蝕刻 能力亦降低。
由於交大奈米中心 ICHDP-RIE 無法達到本實驗之需求，故改用國家奈 米元件實驗室 TEL-5000 與 TCP-9400SE 進行氧化矽與多晶矽的蝕刻，其
72
SEM 影像如圖 5-3 所示，由截面 SEM 影像中可見電極側面呈現較為準直之 型貌，故可進行後續側壁氧化犧牲層以及第二電極製程。
表 5-1. ICHDP-RIE 蝕刻參數
74
0 50 100 150 200 250 300
0 20 40 60 80 100 120
厚度 (
nm)
時間(
min)
0 50 100 150 200 250 300
0 20 40 60 80 100 120
厚度 (
nm)
時間(
min)
5-3 側壁氧化矽犧牲層成長本實驗是利用高溫爐管進行乾式氧化的步驟於多晶矽第一電極側壁成 長氧化矽犧牲層，做為奈米級裂隙電極元件寬度的控制條件，並可利用此 氧化層覆蓋於第一電極周圍，使沉積第二電極時避免兩電極間有接觸產生 漏電流，以製備奈米級裂隙電極元件。氧化矽層成長速率依據奈米中心氧 化擴散系統氧氣流量為 2.5 c.c.時厚度與時間對氧化矽成長厚度曲線如圖 5-4 所示，設定氧化矽厚度為 50 nm 作為奈米級裂隙電極元件寬度。
圖 5-4. 乾式氧化矽於 850 oC 時成長速率曲線
75
5-4 奈米級裂隙電極元件第二電極成型
奈米級裂隙電極元件第二電極乃是利用 I-line 製程定義出第二電極區 域後將第四章所得特性良好之鈀以及氧化鈀薄膜沉積於此元件中，獲得兩 側材料分別為多晶矽及鈀/氧化鈀的奈米級裂隙電極元件。經過電漿濺鍍後，
第一電極與凹槽處截面 SEM 影像如圖 5-5(a)所示，可發現於左側第一電極 上有遮蔽層的存在，並於遮蔽層上方與右方凹槽第二電極處皆有 60 nm 的 金屬鈀膜沉積，且於凹槽側壁處並無鈀金屬膜的存在造成第二電極與遮蔽 層上方欲去除的部份有連結，故於後續進行撥離製程時不會造成第一電極 上方有金屬膜殘留的現象。將此元件以 DHF 蝕刻沉積於第一電極上方氧化 層，由於氟離子對於金屬鈀膜不具有高蝕刻速率，故預期只有於第一電極 上氧化層被 DHF 蝕刻，而裸露出第一電極區域，但結果發現經由濺鍍沉積 之鈀膜皆發生撥離的現象。圖 5-5(b)與(c)的 SEM 影像可發現經由 DHF 溶 液蝕刻後，鈀金屬膜下方氧化矽絕緣呈現凹凸不平的孔洞型貌，且不論上 方是否存在金屬膜皆有此現象，可推測原因並非金屬鈀膜與 DHF 產生反應，
而是金屬鈀膜下方氧化矽層與 DHF 反應，因而造成第二電極層金屬鈀膜撥 離。觀察於電極中間區域如圖 5-5(b)亦或是如圖 5-5(c)處於電極邊緣區域的 氧化矽絕緣層皆有此現象。經由此觀察推測絕緣層的被蝕刻非由側壁氧化 層處氧化矽被 DHF 蝕刻後，DHF 溶液經此孔道造成第二電極層金屬鈀膜下 方的氧化矽層被蝕刻，而是 DHF 經由金屬鈀膜的結構滲入造成氧化矽絕緣
76
層蝕刻。為了證實此推論的正確性與否，將金屬鈀膜沉積於平整無圖形的 氧化層上，利用塑膠滴管吸取 DHF，小心滴於金屬鈀膜上方並確保不會經 由晶片側邊造成氧化矽層被 DHF 蝕刻，圖 5-6(a)為此實驗示意圖，而圖 5-6(b)、(c)則為實驗前後金屬鈀膜的照片，可發現於 DHF 溶液處金屬鈀膜 仍有撥離的現象，故可證實 DHF 是經由金屬鈀膜中的孔道擴散，進而造成 氧化矽絕緣層蝕刻，產生金屬鈀膜撥離，故於最初始多層膜成長時沉積氮 化矽層做為氧化矽絕緣層之保護層。
78
5-5 結語
本實驗欲製作奈米級裂隙電極元件搭配磁控濺鍍，使其成為電子場發 射源，或是應用於各種裂隙電極可應用之處。裂隙兩側分別以 N 型多晶矽 與磁控濺鍍金屬鈀/氧化鈀做為電極材料，並使用氧化矽做為疊高遮蔽層，
並運用稀釋之氫氟酸蝕刻撥離法做為製備此元件的方式。製程依序為絕緣 層與多層膜沉積、第一電極微影與蝕刻、側壁犧牲氧化層成長、第二電極 沉積與成型、裂隙蝕刻成型。由於之前並未沉積絕緣層之保護層，故第二 電極運用撥離法成型時，絕緣層遭受氫氟酸的蝕刻造成所沉積之鈀膜無法 與氧化矽絕緣層有良好的附著而失敗，故增加氮化矽做為氧化矽絕緣層之 保護層，而重新進行奈米級裂隙電極元件製程，希望能製作裂隙寬度均勻 且具有良好的場發射特性之裂隙電極元件。
79
第六章 總結與未來工作 6-1 總結
由前述研究結果可將鈀與氧化鈀薄膜磁控濺鍍特性與奈米級裂隙電極 元件製程應用於場發射源歸納出幾個結論：
1.利用反應性濺鍍所沉積的薄片狀氧化鈀膜具有優於金屬鈀膜的場發射特 性，當濺鍍時的工作壓力同為 9×10-3 Torr 時，兩者的場發射臨界電壓分別 為 109 Volt 與 80 Volt。此乃由於氧化鈀的功函數為 3.9 ev 遠小於功函數為 5.12 ev 的金屬鈀，且呈現薄片狀的氧化鈀膜具有尖銳的邊緣可產生較強 的電場集中效應導致場發射較容易發生。
2.利用反應性濺鍍沉積氧化鈀膜時，改變不同的氧氣流量可以得到密度不同 的薄片狀氧化鈀膜，氧氣流量為 5 sccm 時得到的氧化鈀膜密度最為稀疏，
無法成為良好的薄膜結構。氧氣流量增為 10 sccm 時氧化鈀薄片狀結構密 度增加，且呈現島狀成長模式的氧化鈀可成為連續性的膜狀結構，當氧氣 流量增為 20 sccm 時薄片狀密度則更高。
3.利用反應性濺鍍沉積氧氧化鈀膜時，沉積時間增加會造成薄片狀結構密度 減小但尺寸則會增大且於邊緣出現尺寸較小的顆粒狀結構。
4.利用反應性濺鍍沉積氧化鈀膜時，改變濺鍍壓力時所得到的氧化鈀膜密度 由會隨壓力的提高而增加，但薄片狀尺寸則隨壓力的提高而減小。而電子