本論文的重點在於使用TSMC所提供的標準CMOS半導體製程，來設 計數位音訊廣播接收機中，所需使用到的固定頻率之本地振盪鎖相迴 路，其中包含了相位/頻率偵測器、電荷幫浦、迴路濾波器、電壓控 制振盪器以及除頻器。並且使用惠普公司(HP)所研發之軟體AGILENT ADS(Advanced Design System)，對設計電路作模擬以驗證其功能。
本論文共分為四個章節。第一章緒論為簡介數位音訊廣播系統，
並介紹數位音訊廣播接收機之基本架構。第二章則是說明鎖相迴路之 基本理論。第三章則為設計用於數位音訊廣播接收機中之L頻帶鎖相 迴路本地振盪器，並模擬驗證其電路設計。最後第四章作為結論。
第二章
鎖相迴路(Phase-Locked Loops)基本理論
2.1 簡介
鎖相迴路至今已有幾十年的發展歷史了，其控制模式廣泛地被應 用在電子、電機…等等的各個科學領域當中，所以目前鎖相迴路已被 廣泛的運用在各個領域裡，例如無線通訊系統、數位電視系統、數位 廣播系統、頻率合成器、時脈同步器等等。
在無線通訊裡，一般需要一個穩定的本地振盪器。而本地振盪器 電路之中，電壓控制振盪器為重要的電路之一，但是電壓控制振盪器 所產生的訊號容易受到干擾，而發生偏移誤差。所以如何設計一個高 穩定的電壓控制振盪器，並且利用鎖相迴路技術來配合良好的電壓控 制振盪器，以達到系統的要求。
2.2 基本原理
鎖相迴路之簡單基本架構如圖 2.1 所示，其中由相位/頻率偵測 器(Phase-Frequency Detector) 、電荷幫浦 (Charge Pump)、迴路 濾 波 器 (Loop Filter) 、 電 壓 控 制 振 盪 器 (Voltage Controlled Oscillator)以及除頻器(Frequency Divider)所構成。
圖 2.1 鎖相迴路之簡單基本架構
經由電荷幫浦將相位/頻率偵測器所輸出的相位差之數位信 號，轉換成相對應的電流量，而其電流量與相位/頻率偵測器所偵測 到的相位差成比例。經由電荷幫浦所輸出的電流，對迴路濾波器進行 充/放電，並且去除在信號中的干擾雜訊。除此之外，電壓控制振盪 器的輸出，會經由除頻器，將其回授送到相位/頻率偵測器；因此電 壓控制振盪器的輸出頻率將被除頻器除以 M，並且其結果會與參考頻 率作比較。然後，我們即可合成 M 倍參考頻率的輸出頻率。
鎖相迴路基本的整體作用即是使用於電路內部精準，頻率變動量 極低的振盪頻率源作為基準參考，經由閉迴路自動控制系統的反饋作 用，驅使另一個動作不精準、頻率變動量高的作用元件的動作頻率，
使其能快速且一直保持穩定地，與正確的頻率參考源達到同相甚至是 同相又同頻的狀態，如此即是相位鎖定(Phase Locked)的狀態。
其功能是利用相位鎖定一個輸入的參考時脈時，鎖相迴路會產 生一個輸出時脈。為了滿足這項條件，其輸出時脈的頻率必須等於輸 入 時 脈 的 頻 率 ， 或 是 等 於 輸 入 時 脈 之 頻 率 的 某 個 倍 數 ， 例 如
，其中 是輸出頻率， 為輸入頻率。如圖 2.1 所示 (N=4) 。
ref
out N f
f = ⋅ f out f ref
圖 2.2 鎖相迴路 (N=4)
當輸出頻率等於輸入頻率的某個數倍時，鎖相迴路將會鎖定該頻 率，並且其相位誤差會被保持在一個小範圍之內。換句話說，在鎖定
狀態下，鎖相迴路的輸出頻率和相位會與輸入時脈維持同步。
2.3 相位/頻率偵測器
在鎖相迴路的架構中，相位/頻率偵測器偵測兩個輸入端的相位 差，如果相位差在時間變化時，仍然為一常數，則鎖相迴路為相位鎖 定狀態，在相位鎖定狀態時，鎖相迴路中的所有信號都為穩定態。傳 統的相位/頻率偵測器可分為類比乘法器，以及數位邏輯型式，目前 大部份都是使用數位邏輯型式的積體電路。
一個理想的相位/頻率偵測器會產生一個具有直流成份的輸出 信號，而直流成份的大小與兩個週期性輸入信號的相位差，成線性比 例:
V out = K PFD ⋅ Δ φ
(2.1)其中
K PFD
為相位/頻率偵測器的增益(單位為 V/rad)，而Δ φ
為輸入端之相位差。然而，假如電路能夠偵測相位差與頻率差將會極有助 益，因為它能大大的增加鎖相迴路的適用範圍與鎖定速度。
圖 2.3 為簡單的相位/頻率偵測器的操作模式。相位/頻率偵測器 有兩個輸出端
Q A
、Q B
。如果輸入端 A 之頻率為ω A
，其少於輸入端 B 之頻率ω B
(ω A
<ω B
)，則相位/頻率偵測器的 端會產生脈衝，而 則 會保持為零。相反的，如果Q A Q B
ω A
>ω B
則 端會出現脈衝，而Q
端則會 保持在零。B A
Q
假如是
ω A
=ω B
時，則電路會同時在 、 產生脈衝，其脈衝的 寬度剛好等於兩個輸入的相位差。因此 、 的平均值是表示著 A 和 B 輸入端的相位差或頻率差。而 、Q
通常稱為 UP 和 DOWN 的信 號。Q A Q B
Q A Q B
A B
Q
圖 2.3 相位/頻率偵測器運作示意圖 (a) A 領先 B (b) A 落後 B
在電路達到上述的模式時，我們假設至少有三種邏輯狀態是必 需的：
Q A
=Q B
=0；Q A
=0、Q B
=1；Q A
=1、Q B
=0。並且，為了避免在輸入週期內輸出端的相依性，電路應該使用邊緣觸發時序邏輯來實現。
我們假設電路的轉換態只出現在 A 跟 B 的上升暫態。圖 2.4 則為其說 明。
圖 2.4 相位偵測器狀態圖
當 A 跳到較高的狀態而 B 跳到較低的狀態時，狀態將會被改變，
在 A 和 B 的上升邊緣。假設電路的初始狀態為狀態 2，然後 A 與 B 交 替上升，則只會在狀態 2 和 0 裡循環。如果 B 在 A 之後下降，如圖 2.4 所示，在兩個 A 上升邊緣之間，沒有 B 的上升邊緣時。將會跳到 狀態 0。
如果相位差
Δ φ
為零時，A 與 B 的上升邊緣將會一致，而且相位/頻率偵測器會一直保持在狀態 0 中。
2.4 電荷幫浦
相位/頻率偵測器無法提供精確的電壓或電流信號比例，來對應 其輸入的相位差。電荷幫浦是用於轉換兩個相位/頻率偵測器的輸出 信號 、
Q
，轉換成充/放電流，其量與相位成比例。接著電荷幫浦 直接對迴路濾波器進行充/放電，並將干擾雜訊濾除。圖 2.5(a)、2.5(b) 為相位/頻率偵測器、電荷幫浦與迴路濾波器組合在一起的架構圖，圖 2.5(a) 架構圖
圖 2.5(b) 時間域響應圖
相位/頻率偵測器、電荷幫浦與迴路濾波器組合在一起的關係式 為:
π φ I 2
I PUMP = ⋅ e
(2.2)其中
I PUMP
是電荷幫浦的輸出電流，φ e = φ A − φ B
表示相位/頻率偵測 器兩個輸入端的相位差，而I 2
I
I = 1 =
則是電荷幫浦的兩個電流源。然 而，這個公式是一個近似。我們應該注意到電荷幫浦是一個離散系統，不過它仍然提供了一個良好的近似。
個極點，所以可以得到較寬的頻寬，因而減少靜態的相位差。而為了 增加相位邊界而加了一個零點，而第二個則是減少高頻干擾雜訊。這 功能與放大器的補償效應相似。
圖 2.6 電荷幫浦的二階迴路濾波器
2.6 電壓控制振盪器
電壓控制振盪器被應用於許多電子設備當中，應用範圍從微處理 器裡的時脈產生器，到無線通訊設備裡的頻率合成器。而在鎖相迴路 設計過程中，電壓控制振盪器是雜訊干擾的主要來源，所以設計一個 低相位雜訊的電壓控制振盪器是必要的。
依據巴克豪森準則 (Barkhausen＇s Criteria) ，圖 2.7 為鎖相
迴路的閉迴路系統，並且如果此迴路能滿足(2.3)以及(2.4)這兩個條 件時，則閉迴路將在頻率
ω 0
作振盪。但是實際上巴克豪森準則是必要 條件，卻非充分條件，因為在溫度與製程的變化下，為了確保電路能 振盪，我們會選擇至少迴路增益有理想選擇至少迴路增益有理想值的 兩三倍左右。圖 2.7 閉迴路系統
j o
H ( 0 ) = 180
∠ ω
(2.3)1
) ( j ω 0 ≥
H
(2.4)而電壓控制振盪器藉由電晶體本身的雜訊開始起振，而此雜訊則 在此迴路中被放大如圖 2.8 所示。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
0 20
-0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.8 1.0
-0.8 1.2
time, nsec
V180, VVout, V
圖 2.8 壓控制振盪器起振波形圖
2.6.1 LC 振盪器
LC 振盪器可廣泛的應用在需高速、低干擾雜訊系統中，其結構 如圖 2.9 示。
圖 2.9 (a)理想 LC 結構 (b)真實的 LC 結構 (c)並聯式結構
2.6.2 環型振盪器(Ring Oscillator)
環型振盪器基本上是使用奇數個反相器串接回授而振盪，如圖 2.10 所示。
圖 2.10 環型振盪器
NT d
f 2 1
0 =
(2.5)由(2.5)式可知，環型振盪器的振盪頻率( )由迴路的延遲時間 決定。其中 為反相器個數。
f 0
N
而相對於環型振盪器來講，LC 振盪器有幾項優點：(1)有較低的 相位雜訊和功率散逸；(2)較大的輸出電壓擺幅；(3)能夠操作在較高 的頻率。而 LC 振盪器的最大優點是相位雜訊，但是因為 LC 振盪的可 振盪的可變頻率範圍較小，而且由於電感與電容受製程上的限制，而 導致輸出頻率範圍的偏移，其範圍大約是
± 20 %
，而為了補償製程的誤差，所以輸出頻率需要至少有
± 20 %
的調整範圍。而環型振盪器由(2.5)式可知，經由改變延遲時間，可調整振盪 的頻率，因此可達到電壓控制振盪頻率的功能。而環型振盪器的優點 是電路所佔的晶片面積較小，所以易與鎖相迴路作整合。
2.7 除頻器
除 頻 器 的 基 本 架 構 有 整 數 除 N (Integer-N) 以 及 小 數 除 N (Fractional-N)兩種。這兩種架構最大的不同是在於除頻器數目與參 考頻率的選擇。整數除架構的除頻器可利用簡單的 D 型正反器 (D-Flip-Flop)來實現，使得鎖相迴路的輸出頻率為參考頻率的整數 倍。而整數除 N 除頻器的架構在實現上較簡單，但參考頻率卻會受限 於頻道的寬度(Channel Spacing)，使得迴路的頻寬較窄，並且對電 壓控制振盪器的相位干擾雜訊抑制能力較差以及所需的定位時間 (Settling Time)較長。
而相對的，在小數除架構的除頻器，其參考頻率則不受限於頻道 的寬度，且解析度較好，而較大的迴路頻寬也得到較好的電壓控制振 盪器對相位干擾雜訊抑制能力，所需的定位時間亦較短，但是所需付 出的代價，則是電路的複雜度也相對的提高很多。
第三章
L 頻帶鎖相迴路本地振盪器之設計
3.1 前言
本論文設計可調式迴路濾波器與改良式動態邏輯型相位/頻率偵 測器，並且參閱相關研究與資料，參考各相關的電路設計之優缺點，
設計電流匹配電荷幫浦、互補式交錯耦合 LC-tank 電壓控制振盪器以 及除頻器之元件。並局部修改電路，以符合系統之要求。最後利用各 元件組成完整的本地振盪器之鎖相迴路。
L-Band 數位廣播接收機的射頻模組結構如圖 3.1 所示，其中數 位音訊廣播的射頻訊號，經由天線接收進來後，經過混波器的作用降
L-Band 數位廣播接收機的射頻模組結構如圖 3.1 所示，其中數 位音訊廣播的射頻訊號，經由天線接收進來後，經過混波器的作用降