第二章 降壓型電源轉換器原理介紹
2.4 降壓型電源轉換器的 EMI 干擾
在現今電子設備中,DC-DC converter IC 是電源電路不可缺少的 部份。由於電壓和電流波形的非線性性質,導致切換式電源轉換器在
17
雜訊是由很多變數產生,比起漣波很難預測。它是發生在切換式 轉換器內部
di/dt
的大變化,導致寄生電感的振盪造成。雜訊的頻率 比起漣波是高的多,最多可以到幾十 MHz 甚至高過 100MHz。雜訊發生 在切換式轉換器中動作的時間,因此,雜訊要被疊加在漣波波形之上 [9],如圖 2-7。圖 2-7 漣波(Ripple)和雜訊(Noise)
18
第三章
實驗方法與結果分析
3.1 實驗電路與佈局
由上章節得知,切換式電壓轉換器在輸出端會產生漣波和雜訊,
如何抑制漣波使其符合 IC 電壓規格並降低雜訊對系統的影響是一重 要課題。本論文主要探討 Step Down DC-DC 的切換頻率對其輸出電壓 的影響。
3.1.1 Step-Down DC-DC Converter
要探討頻率對輸出電壓的影響,我們選用工作週期固定但切換頻 率可調整的 PFM 模式的 DC-DC Controller,此次實驗使用“致新科 技"公司所生產,型號 G5684 的 IC,該 IC 可提供 4A 的輸出電流,
3V~5.5V 的輸入電壓,可調整的輸出電壓,PWM 工作週期固定,切換頻 率範圍可從 300kHz 到 1.4MHz,圖 3-1 為規格書簡介。
19
圖 3-1 DC-DC 規格簡介
該 IC 採用 SOP-8 包裝,底部含有 Thermal Pad 以增加散熱效果,
各腳位配置如圖 3-2,功能概述如表 3-1。
圖 3-2 G5684 IC 腳位配置圖
20
表 3-1 各腳位功能概述
3.1.2 實驗電路解析
實驗電路如圖 3-3,使用 Switching power supply 將交流市電轉 換成直流 5V 電壓,提供給 G5684 IC。EN 腳位可容許 VIN+0.3V 的最大 電壓,此腳位直接與輸入電壓 5V 共用,不另作分壓處理。COMP 腳位 是補償電路的 RC 結構,FREQ 腳位依搭配電阻調整切換頻率。
圖 3-3 實驗電路
21
輸出電壓依電壓轉換公式(3-1),計算出輸出電壓所需搭配的電阻 R1 和 R2 阻值。輸出端依規格書建議放置兩顆 22μF 積層陶瓷電容 (Multi-layer Ceramic Capacitor, MLCC)做穩壓。
⎟⎠
22
23
漣波是量測該點 AC 訊號,可發現兩者都會受震鈴(Ringing)影響,皆 有疊加的雜訊在其輸出端出現。
圖 3-4 輸出電壓和 Switch Pin 輸出波形,
f
sw=300kHz,L=4.7μH24
圖 3-5 輸出電壓漣波波形,
f
sw=300kHz,L=4.7μH圖 3-6 輸出電壓和 Switch Pin 輸出波形,
f
sw=1000kHz, L=1.5μH25
圖 3-7 輸出電壓漣波波形,
f
sw=1000kHz,L=1.5μHStep-Down DC-DC Converter 加快切換頻率可選用小電感感值,
相對地縮小電源系統佔用 PCB 的面積,由圖 3-5:峰-峰值為 29mV 和 圖 3-7:峰-峰值為 14mV,可看出輸出電壓漣波確實隨著切換頻率提高 而減小。
在現今電子行動裝置崛起,走向輕薄化發展的時候,此應用看似 切合需求,但觀察圖 3-4 和 3-6,可發現切換頻率在高低位準急遽變 化處會產生 ringing,這是由於
di/dt
的大變化導致包含 IC 內部電路 和走線,與外部 PCB 電路零件和走線的寄生電容與寄生電感形成等效 的 RLC 迴路,所產生固定的共振頻率[10]。由上圖可明顯看出,此共 振頻率會疊加在輸出電壓和漣波波形上,隨著切換頻率提高疊加的次26 邊緣的 ringing 展開波形。四個 ringing 的震盪頻率約在 85MHz,振 幅也未有明顯變化,可證實切換頻率
f
sw對 ringing 並無影響,只與上 段提到的因素有關。進而觀察圖 3-10 和 3-13,將該波形做 FFT 後,可發現在中心頻率為 100MHz,頻距為 200MHz 的圖形中,在頻率約 80MHz 處之前的頻段,dB 值比其他頻率點都高。進一步觀察圖 3-14 rising 和圖 3-15 falling 的個別的頻譜分佈,兩者並非完全相同,rising 的頻譜分佈在 85MHz 附近達到最高,falling 的頻譜分佈在 105MHz 附 近達到最高,85MHz 附近次高,此兩頻率點在 EMI 測試時必會出現。
隨著切換頻率提高,固定時間內的 ringing 震盪次數變多,造成 FFT 後的波形可明顯看出更多雜訊疊加。我們可推測在實際量測 EMI 結果 時,此電源雜訊在此頻段所造成的干擾必會高於其他頻段,甚至產生 驗證超出 EMI 標準的情況。
27
圖 3-8
f
sw=300kHz 上升邊緣的 ringing圖 3-9
f
sw=300kHz 下降邊緣的 ringing28
圖 3-10
f
sw=300kHz ringing 的 FFT 結果圖 3-11
f
sw=1000kHz 上升邊緣的 ringing29
圖 3-12
f
sw=1000kHz 下降邊緣的 ringing圖 3-13
f
sw=1000kHz ringing 的 FFT 結果30
圖 3-14 Rising ringing 的 FFT 結果
圖 3-15 Falling ringing 的 FFT 結果
31
Ringing 為阻尼震盪波形,且週期性的發生於波形切換瞬間,故 能分佈頻寬甚廣,個別譜線寬度亦較大。與時脈訊號所產生頻譜不同,
時脈訊號為一週期性函數,經由 FFT 後的結果是多個脈衝分布,以主 頻強度最大,倍頻上升,強度依序減輕,通常針對主頻做壓抑,其他 倍頻也會跟著下降。
3.3 增加消除高頻雜訊的電感對 EMI 的影響
上節說明了調高切換頻率所帶來的優點,並點出實際上系統層面 會面臨的問題,如何抑制雜訊進入系統造成干擾是一重要課題。當電 源雜訊進入系統產生不必要的電磁輻射干擾時,如果未在研發設計階 段就加入相對應的對策,一般採用圍堵的方式防止電磁輻射,加導電 泡棉、貼銅箔等方法,如不幸需修改 layout,所造成成本上升和時程 延誤更是得不償失。
3.3.1 改變切換頻率對 EMI 量測結果的影響
圖 3-16 和圖 3-17 分別是切換頻率 300kHz,電感感值 4.7μH 的
32
垂直和水平極化 EMI 量測結果。圖 3-18 和圖 3-19 分別是切換頻率 1000kHz,電感感值 1.5μH 的垂直和水平極化 EMI 量測結果。比較兩 組 EMI 數據可發現,隨著切換頻率提高,如同圖 3-10 和 3-13 FFT 的 頻譜分佈,ringing 頻率(85MHz 左右)所測得的結果都是最糟的,
100MHz 前的頻段形成很多的脈衝,垂直極化的許多頻率甚至超過標準 甚多,雜訊造成的電磁輻射結果增強很多,如何減輕此現象是本節所 要討論的重點。
一般 DC-DC Converter 輸出端的電感和電容是作為儲能功用,對 高頻雜訊幾乎沒有阻擋的作用。為了降低高頻雜訊,我們可加上一 Ferrite Bead,並改變擺放位置來觀察實際量測結果。
33
圖 3-16
f
sw=300kHz,L=4.7μH,EMI 垂直極化量測結果34
圖 3-17
f
sw=300kHz,L=4.7μH,EMI 水平極化量測結果35
圖 3-18
f
sw=1000kHz,L=1.5μH,EMI 垂直極化量測結果36
圖 3-19
f
sw=1000kHz,L=1.5μH,EMI 水平極化量測結果37
3.3.2 Ferrite Bead 擺放位置對 EMI 量測結果的影響
現今消除 EMI 干擾的元件多應用鐵氧體磁珠(Ferrite Bead),它 是一種抗干擾組件,廉價、易用,濾除高頻雜訊效果顯著。我們選用
“奇力新電子"公司的 Ferrite Bead,型號:PBY201209T-600Y-N,
表 3-4 為該顆 Bead 的電子特性,圖 3-20 為該顆 Bead 的阻抗特性圖。
表 3-4 Ferrite Bead 的電子特性
38
圖 3-20 Ferrite Bead 的阻抗特性圖
圖 3-20 顯示了 ZRX 的特性曲線,15MHz 以下的響應是電感性的,
Z 和 X 是幾乎相等的。在此區域內,Bead 是一個非常高 Q 值電感;X 和 R 在大約 50MHz 處交叉,在這個頻率,儲存的能量和消耗的能量可 互相匹配。從 50MHz 以上至 750MHz 處的峰值阻抗,感抗下降到零,此 時阻抗變得完全是電阻性的。從峰值阻抗在 750MHz 到之後的頻率,
Bead 變為電容導納。
圖 3-21 為電壓輸出端在加入 bead 後,bead 前後的波形比較圖。
channel 1 為 bead 後的結果;channel 2 為 bead 前的結果,比較其峰 -峰值的結果有下降,可推測在加入 bead 後確實可降低 ringing 所造 成的干擾。以下圖 3-22 至圖 3-27 為加入 bead 的 EMI 測量結果,我們
39
分別改變 bead 的位置,由電壓輸出端、距離電壓輸出端 5 公分處、負 載端,三個位置觀察其 EMI 測量結果。
圖 3-21 電壓輸出端加入 bead 後的前後波形比較
40
圖 3-22
f
sw=1000kHz,L=1.5μH,電壓輸出端 加 bead 的 EMI 垂直極化量測結果41
圖 3-23
f
sw=1000kHz,L=1.5μH,電壓輸出端 加 bead 的 EMI 水平極化量測結果42
圖 3-24
f
sw=1000kHz,L=1.5μH,電壓輸出端距離 5cm 處 加 bead 的 EMI 垂直極化量測結果43
圖 3-25
f
sw=1000kHz,L=1.5μH,電壓輸出端距離 5cm 處 加 bead 的 EMI 水平極化量測結果44
圖 3-26
f
sw=1000kHz,L=1.5μH,負載端 加 bead 的 EMI 垂直極化量測結果45
圖 3-27
f
sw=1000kHz,L=1.5μH,負載端 加 bead 的 EMI 水平極化量測結果46
比較上圖結果可發現,當 bead 愈接近輸出電壓位置,電磁輻射量 測結果的基底在高頻端有被壓抑下來的現象,表 3-5 和 3-6 取 100MHz 前後幾個表現較差的頻率點與未加 bead 的結果做比較,加了 bead 的 結果比起未加的 bead 的結果皆有改善,加在電壓輸出端的結果在某幾 個頻率點下比起負載端有更好的表現。由此可知,隨著切換頻率提高 所 帶 來 的 雜 訊 干 擾 , 我 們 在 輸 出 電 壓 端 加 上 bead 可 有 效 抑 制 Step-Down DC-DC Converter 內部所產生雜訊干擾。
47
48
49
第四章
結論
現今電子產品的電源系統使用 Switching Regulator 提供给系統 的低直流電壓是一種趨勢。手持裝置產品大多搭載容量有限的電池,
對 電 源 消 耗 可 謂 錙 銖 必 較 , 降 低 耗 電 量 也 就 是 延 長 待 機 時 間 。 Switching Regulator 不單具有比 Linear Regulator 較好的效率,提 高頻率也能縮小電感的體積進而縮小 PCB 的使用面積與降低電壓漣波
在 Switching Regulator 的輸出電壓端再預留一組可抑制 ringing 現
50
象的 ferrite bead,比起放置在負載端得到的效果更加明顯。從源頭 進行雜訊的壓抑,避免雜訊擴散到後端系統,造成更多電磁輻射干擾,
此時所要壓抑改善此干擾問題所花費的時間和成本,是天壤之別。如 何在提升電源穩定度與避免電磁干擾的課題中,選擇適合的切換頻率 和 bead 是設計人員的一大課題與挑戰。
51
參考文獻
[1] Clayton R. Paul, Second Edition, Introduction to Electromagnetic Compatibility, John Wiley & Sons, Inc., 2006.
[2] 楊克俊 編著,陳一鋒 校訂,電磁相容原理與設計技術,全華科技 圖書,2006 年 10 月。
[3] George C. Chryssis 著,梁適安 譯,高頻交換式電源供應器原理與
設計,麥格羅希爾出版,全華發行,1995。
[4] 蘇家弘,「交換電壓調節器」,http://www.digi-mods.com/knsm071/pwm.doc
[5] 林睿鵬,「DC-DC 轉換電路拓樸初探」,零組件雜誌,2006 年 5 月。
[6] Application Report SLVA057, “Understanding Buck Power Stages in Switchmode Power Supplies," TI Inc., March 1999.
[7] Inderpreet Kour, Navdeep Kaur, “Real Time Ripple Analysis of Buck DC-DC Converter," International Journal of Engineering Research and Applications, Vol. 2, Issue 3, pp.2531-2537, May-Jun 2012.
[8] Application Note AN-1144, “Measuring Output Ripple and Switching Transients in Switching Regulators," Analog Devices Inc.
[9] Application Note AN-1105, “Ripple & Noise Measurements," Excelsys Technologies Ltd., 2011.
[10]Keong W. Kam, David Pommerenke, Cheung-Wei Lam, Robert Steinfeld,
“EMC Guideline for Synchronous Buck Converter Design,"
Electromagnetic Compatibility, 2009. EMC 2009. IEEE International
52 Symposium, pp47-52, August 2009.
[11]蔡政憲,「防護線對高速數位信號在板級的電磁干擾影響探討」,
國立交通大學電機與控制學程碩士論文,2009。
[12]楊文琳,「利用去耦合電容與 RC 終端改善印刷電路板電源切換雜 訊」,國立交通大學電信工程系碩士論文,2001。