3-2 元件結構和物理機制

3-2-1 矽奈米線場效電晶體(Si Nanowire-Wire Field Effect Transistor)

元件結構和條件參數:

圖3-2、矽奈米線場效電晶體結構圖。

本文研究的矽奈米線場效電晶體是以SOI 為基礎而設計製造而成。

(1)非常適合於低壓下操作，中間一層很厚的(Buried Oxide Layer)可視為一層很好 的絕緣層去減少 Substrate 的電容值，從此，不同也許減少總電容根據電路設 計的15%~30%，可提升元件的操作速度;

(2)加強 MOS 元件開關性能，(Sub Threshold Swing)次臨界斜率更為陡峭，從而 增強了元件在低壓下的驅動能力，並且降低了靜態的漏電流 。

(3)隔離更加簡化，有利於提高集成度;

(4)绝緣層(Box)阻絕了寄生電導通路，因而消除了閉鎖效應;

(5)降低次臨界電壓對溫度敏感度。

以下為元件結構參數:

1. Channel Width: 50 nm、75 nm、100 nm、125 nm、150 nm。

通道寬度有5 種，各為本實驗室實際實驗製造出的奈米線線寬列為本文參考 值。

分別為 50 nm、75 nm、100 nm、125 nm、150 nm。

2. Channel Length: 1 μm、2 μm、5 μm、10 μm

通道長度有4種，分別為1 μm、2 μm、5 μm、10 μm，也是實驗室實驗參考值。

3. Channel Height: 35 nm 通道厚度定為35 nm。

4. Oxide thickness: 150 nm

SOI晶圓上的氧化層化厚達150 nm，參考Wafer資料。

5. Si Nanowire doping concentration:

n-type: 10¹⁵ cm^-3 、10¹⁶ cm^-3、10¹⁷ cm^-3 、10¹⁸ cm^-3、10^{1 9}cm^-3

矽奈米線的參雜物(Dopant)種類為磷(P)而形成N-type的矽奈米線。參雜濃度 討論範圍從輕參雜到重參雜5種不同濃度: 10¹⁵ cm^-3、 10¹⁶ cm^-3 、10¹⁷ cm^-3、 10¹⁸ cm^-3 、10¹⁹ cm^-3。

6. Source/Drain Doping Concentration: n-type :10²⁰ cm^-3

源極端和汲極端重參雜到10²⁰ cm^-3，參雜種類也為磷，N-type。最後整條矽奈 米線為N⁺-N-N⁺結構。

3-2-2 矽奈米線場效電晶體元件操作機制

圖3-3、場效電晶體結構示意圖。[16]

1.增強模式(以 N-Channel FET 為例)零閘極偏壓下，通道的電導值非常低，且我 們必須在閘極外加一正電壓以形成n 通道，此元件若無外加閘極電壓，是為常 關型元件。

2.空乏模式(以 N-Channel FET 為例)當零伏特被外加至閘極時，N 型通道已存在 (就如本實驗矽奈米線完成時，通道已經形成)，P 型基板的 MOS 元件的臨限電 壓可能是負的;這意指外加零電壓時，就有一層電子反轉層存在。這樣子的一個 元件被認為是空乏模式的元件。

圖3-4、增強型 NMOS FET(Enhanced Mode)和空乏型 NMOS FET(Depletion Mode 的電流電壓特性曲線圖。[16]

圖3-5、N 型通道 FET 的電壓電流轉移曲線圖。[16]

3-2-3 蕭特基接面奈米線結構和條件參數

1. Work function: 4.83 eV~4.3 eV (Ni~NixSiy) NiSi: 4.65 eV

若選用一般之金屬與半導體直接形成接面，可能會造成接面相當粗糙，且因 此得到極大之漏電流。所以一般會選用金屬之矽化物如Ti-Silicide (TiSi2)、

Co-Silicide (CoSi2)、Ni-Silicide (NiSi)來形成蕭特基接面。

Ni-Silicide (NiSi)金屬矽化物，電阻率較低，所以我們最後選用Ni-Silicide作 為我們蕭特基二極體之金屬部份。從參考文獻得知純Ni~ NixSiy的功函數範圍從 4.83 eV~4.3 eV[17]，NiSi此種晶相的功函數約為4.65 eV。

2. Channel Width: 50 nm、75 nm、100 nm、125 nm、150 nm 3. Channel Length: 1 μm、2 μm、2.5 μm

4. Channel Height: 35 nm 5. Oxide thickness: 150 nm

6. Si doping concentration: n-type:10¹⁵ cm^-3、10¹⁶ cm^-3、10¹⁷ cm^-3 、10¹⁸ cm^-3、10¹⁹ cm^-3

7. Source/Drain doping concentration: n-type: 10²⁰ cm^-3

圖3-6、蕭特基接面奈米線結構示意圖。

3-2-4 蕭特基接面奈米線電晶體元件操作機制

3-2-4-1 蕭特基接面

蕭特基接面簡單來說，就是金屬/半導體兩材料的費米能階在熱平衡狀態時 拉平時，所形成有能位障勢存在的接面。

圖3-7、金屬-半導體接面(蕭特基障礙二極體) [18]。

圖3-8、ㄧ個金屬-N 型半導體的理想能帶圖[16]。

ψm=Work function of metal

ψBn0=Barrier height(without image-force lowering) ψ0=Neutral level of interface states

ψbi =Built-in potential

εs=Permittivity of semiconductor

χ=Electron affinity of semiconductor [ Si: χ (4.05 V)]

在接觸前，半導體之中的費米能階是比金屬的費米能階高。為了使整各系統 壓(Reverse Bias) 。如果在金屬上外加一個相對於半導體的正電壓，則半導體/

金屬的障礙高度Vbi會下降，而基本上，φBn會保持固定不變。在這種情況下，由 於障礙已經被降低，因此電子會比較容易由半導體流進金屬之中。這種偏壓狀況 就是順向偏壓(Forward Bias) 。VR是逆向偏壓大小，VF是順向偏壓大小。

圖3-9 不同偏壓情況下金屬/N 型半導體接觸之能帶圖(熱平衡，順向偏壓，逆向 偏壓)[16] 。

3-2-4-2 蕭特基障礙高度的不理想效應

圖3-10、在一個金屬-介電質介面處的影像電荷[19]。

在ㄧ個介電質之中，ㄧ個位於與金屬的距離為x 處的電子將會製造一個影像 電場。電場線必須與金屬表面垂直，而且會與位於金屬裡面並且金屬表面有相同 距離的一個影像電荷(+e)所產生的電場相同。這種效應顯示於圖 (3–10) 之中。

當有電場出現在介電質之中，位勢將會被修正。電子的位能，包括固定電場效應，

是繪於圖 (3-10)。位勢的下降是蕭特基效應(Schottky Effect)或是影像力衍生 下降。

圖3-11、具有一定電場，由於影像作用力所造成的位障勢扭曲示意圖[16]。

Ε 16π x q

0

m

⁼ ε

4π

Ε

Δφ ⁼ q ε ^{= 2 Ε x}

φ qΔ qφ

qφ

=

−

雖然蕭特基障礙降低看起來好像是一個小值，但是障礙高度及障礙降低是出 現電流-電壓關係式的指數項中。因此，障礙高度的微小值改變對蕭特基二極體 的電流有一顯著的影響。

3-2-4-3 蕭特基二極體 電流-電壓關係式

在金屬-半導體接面之中，電流的傳導主要是由多數載子所造成的，這乃是 與 P-N 接面中的少數載子相反。在具有 N 型半導體的整流接觸之中的基本過程 乃是電子越過位障勢的傳輸，這種過 程可以以熱離子放射理論(Thermionic Emission Theory)來加以描述。

圖3-12、蕭特基二極體電流-電壓圖[19]。

1.6 10× ⁻19庫倫；
為金屬半導體接面的蕭基能位障高，單位為伏特;V 為加至金