在章節 3.2-4 中已展示電容元件的各項記憶特性，包括記憶窗 口、寫入/抹除速度、電荷保持力、耐久性與抗擾性，證實氧化鋁/
二氧化鉿交錯層作為閘極介電層確實能作為非揮發性記憶體的電荷 儲存層。元件經過攝氏 900 度/60 秒以上退火能提升二氧化鉿儲存電 荷的能力，但也會造成氧化鋁電荷阻擋層產生些微結晶，造成抹除速
度下降、記憶窗口縮小、電荷保持力變差等負面效應。若將電荷阻擋 層加厚至 20 奈米，就可以大幅降低以上的負面效應，使元件特性提 升。加厚電荷阻擋層的元件試片 A 與試片 B 在±15V/1 秒操作條件 下，可以達到 6V 以上的記憶窗口，而在±15V 電容-電壓區線掃描下
更可以達到 11V 的記憶窗口，這主要歸因於減少閘極對電荷儲存層的 漏電，所以減少背部電子注入，使抹除速度相較試片 D 增加一倍。
由於氧化鋁的高介電常數使得等效電容厚度並沒有增加太多，因此並 不犧牲寫入速度。
減少閘極對電荷儲存層的漏電路徑也可以使電荷保持力提升，試 片 A 與試片 B 在經過 105秒後仍有百分之 83 與百分之 76 的記憶窗 口，而試片 D 僅剩百分之 70，並且試片 A 預測經過 10 年仍有 1.73V 的記憶窗口，若將試片 A 與試片 B 操作在約 4V 的記憶窗口，經過 105秒後皆仍有百分之 90 的記憶窗口，預測經過 10 年仍有 2.4V 的記 憶窗口，顯示出良好的電荷保持力。
在耐久性方面，試片 A-E 皆表現出不錯的特性，雖然試片 A 與 試片 D 因為抹除態的平帶電壓逐漸往正方向平移而使記憶窗口有輕 微縮減的現象，但在經過 1 萬次寫入/抹除後，記憶窗口仍有百分之 93。抵抗干擾方面，經過不同干擾條件 1000 秒後，最大的平帶電壓 平移也只有 0.6V，僅是記憶窗口的百分之 10，顯示良好的抗干擾特
性。表 3-1 為近年來使用高介電常數材料做為介電質之元件與本論文 特性比較表。
表 3-1 本篇論文電容結構元件與參考文獻特性對照表。
(a)
Si
T ox ~4nm
~11nm
(c)
圖 3-1 (a)試片 C 電荷儲存層放大圖。(b) 試片 D 電荷儲存層放大 圖。(c) 試片 E 電荷儲存層放大圖。
~10nm
T ox ~4nm
圖 3-2 試片 C±5V 掃描範圍的電容-電壓曲線。
-6 -4 -2 0 2 4 6
0 50 100 150 200 250
C (pF)
Gate Bias (V)
+5 to -5 -5 to +5 100KHz Area=7.07x10-4 cm2
(a)
Gate Bias (V)
in.
Gate Bias (V)
in.
+15to-15 -15to+15
(c)
Gate Bias (V)
+5 to -5
Gate Bias (V)
+5 to -5 -5 to+5 +15 to -15
(e)
-15 -10 -5 0 5 10 15
0 50 100 150 200 250 300
C (pF)
Gate Bias (V)
+5 to -5 +15 to -15 -15 to +15
圖 3-3(a)試片 A 不同掃描範圍的電容-電壓曲線。(b) 試片 B 不同 掃描範圍的電容-電壓曲線。(c) 試片 C 不同掃描範圍的電容-電壓 曲線。(d) 試片 D 不同掃描範圍的電容-電壓曲線。(e) 試片 E 不 同掃描範圍的電容-電壓曲線。
圖 3-4 氧化鋁電荷阻擋層經過攝氏 900 度/60 秒快速退火的 TEM 圖。
Trapping layer
(a)
Gate Bias (V)
initial
Gate Bias (V)
(c)
圖 3-5 (a) 試片 B 初始電容-電壓曲線與經過寫入/抹除操作後的電 容-電壓曲線 。(b) 試片 D 初始電容-電壓曲線與經過寫入/抹除操 作後的電容-電壓曲線。(c) 試片 C 與試片 E 初始電容-電壓曲線與經 過寫入/抹除操作後的電容-電壓曲線。
-6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6
0 50 100 150 200
sample E initial +15v 1s -15v 1s
sample C initial +15v 1s -15v 1s
C (pF)
Gate Bias (V)
圖 3-6 試片 A-E 在±15V 操作下 7 顆元件的記憶窗口統計分佈。(Box chart:box range 為一倍標準差，whisker 為 data 的 10%-90%)
A B C D E
2 3 4 5 6 7 8
Memory Window (V)
Sample
P/E condition:+-15v 1s
(a)
Program Time (sec)
sample A
Program Time (sec)
sample B 12v sample B 15v sample B 18v sample A 15v sample A 18v
(a)
Erase Time (sec)
sample B -12v
Erase Time (sec)
sample A
圖 3-9 試片 A-E 平帶電壓隨時間變化。
圖 3-10 試片 A-B 與試片 D 經過+15V1 秒操作經過 105秒後寫入態平 帶電壓值統計圖。
A B D
1.0 1.5 2.0 2.5 3.0
V fb After 105 S
Sample
圖 3-11 試片 A 與試片 B 在不同條件下的電荷保持力。
sample A(25 large) sample B(25 large) sample A(25 small) sample B(25 small) sample A(85 large) sample A(85 small)
Ten Years ~2.4V
~90%
圖 3-12 試片 A-E 元件平帶電壓對寫入/抹除次數圖。
100 101 102 103 104 105 -3
-2 -1 0 1 2 3 4
V fb (V)
P/E cycles
sample A sample B sample C sample D sample E
(a)