MOS 電容器的介面陷阱電荷

當 MOS 氧化層製作完成後，在氧化層中常出現某些缺陷是我們不願樂 見的，而這些缺陷大多數所造成的原因是表面粗糙度不一、製程的汙染、材 料間的晶格不匹配等所造成的，然而常見的電荷缺陷可分為以下四種 [4] ， 接著討論說明四種基本電荷的來源與改善的方法。

圖 2.7 四種氧化層陷阱電荷的存在位置

[4]

移動離子電荷 (mobile ionic charge, Qm)

移動離子電荷存在於氧化層中的任何角落，如圖 2.7所示。而主要造成 移動離子電荷的原因，是在製造的過程中有鹼金屬離子的汙染，特別是鉀離 子 (K⁺) 和鈉離子 (Na⁺) ，又因為鹼金屬離子帶的是正電，故若外加閘極偏 壓為正的時候，鹼金屬離子會移動到氧化層與矽基板的介面處，進而造成半 導體元件的穩定性問題 (如 V_T的變動) ，且當閘極偏壓為正的時侯又比閘極 偏壓為負的時候影響更多。

解決移動離子電荷，在業界常用的方法有三種：第一種方法是在沈積氧 化層時，在反應氣體中通入些許含氯 (Cl) 的氣體，若太多則會侵蝕矽基板 而造成介面的不平坦。第二種方法是在沈積氧化層的之前和之後，使用

「RCA 清洗 (RCA clean) 」將矽基板表面加以清洗，以去除雜質與鹼金屬 離子。第三種方法即使用磷矽玻璃 (phosphosilicate glass, PSG) 當作積體電 路的介電材料 (inter-layer dielectric, ILD) ，以防止鹼金屬離子藉由積體電路 外穿透進入閘極氧化層裡。順帶一提，由於發現 PSG 會吸收水汽的缺點，

工業界的做法是在沈積完 PSG 之後，再將氮化矽 (Si₃N₄) 沈積到 PSG 上，

以防止水汽進入 PSG 中。

氧化層陷阱電荷 (oxide trapped charge, Qot)

氧化層陷阱電荷亦存在於氧化層中的任何角落，如圖 2.7所示。此類的

固定氧化層電荷 (fixed oxide charge, Qf)

固定氧化層電荷存在於矽 (Si) 與氧化矽 (SiO₂) 的過渡區中，如圖 2.7 所示。主要形成固定氧化層電荷的原因，是在矽準備氧化形成二氧化矽的過 程中，氧氣或水蒸氣必須穿透先前已形成的氧化層和下面的矽進行化學反應

生成二氧化矽，而當氧化製程停止時，有些離子化的矽未與氧氣或水蒸氣反 應完全，即形成所謂的固定氧化層電荷，且此類的陷阱電荷永遠帶正電

[4]

由於造成固定氧化層電荷多寡的主要原因，都脫離不了氧化的製程條 件，由笛爾 (Deal) 針對<111>的矽做研究 [5] ，並提出有名的 「Deal triangle (笛爾三角形) 」，如圖 2.8所示 。而業界常用的方式是藉由在鈍性氣體 (如 氬氣 (Ar) 或氮氣 (N₂) ) 的環境中，進行高溫退火 (anneal) 來降低固定氧 化層電荷的電荷量。

圖 2.8 Deal Triangle (笛爾三角形) [5]

界面陷阱電荷 (interface trapped charge, Qit)

界面陷阱電荷存在於矽 (Si) 與氧化矽 (SiO₂) 的交界處，如圖 2.7 所 示。然而產生此類陷阱電荷的原因和固定氧化層電荷機制相似，唯一不同的

地方是固定氧化層電荷帶的是正電，而界面陷阱電荷帶的電荷可正可負，亦 可為電中性。主要影響界面陷阱電荷量的原因大致上也與固定氧化層電荷相 似：氧化的溫度與方式、矽的晶格方向等。順帶一提，使用晶格方向為<111>

的矽比晶格方向為<100>的矽的界面陷阱電荷量約高出 3 至 10 倍。

解決界面陷阱電荷，在業界常用的方法就是在整個晶片製程即將完成 時，在氫氣 (H₂) 的環境中進行低溫退火的製程，可以將大部份的界面陷阱 電荷加以鈍化。

綜合以上討論可得知，熱處理 (heat treatment) 在半導體製程中扮演一 個非常重要的製程環節，不僅是可以修補其他製程對元件的傷害，大幅的降 低 Q_ot、Q_f、Q_it，改善元件的穩定性及品質。然而近幾年來，傳統以二氧化 矽做為氧化層的製程已被高介電係數材料 (high-k) 給取代 (在下小節做介 紹) ，因高介電係數材料與矽的異質性較大，電荷陷阱的影響更為複雜，也 更具有深入討論的價值。