圖4.45 壓控振盪器控制電壓在穩態下時域變化
迴路穩態之後的控制電壓(V
ct
)在 20mV 之間擺幅，表示在鎖定情形下頻率誤差 的平均值為零，瞬間誤差並非為零。另外用Matlab Simulink 來模擬驗證，觀察輸出頻率對時間的關係，同樣可獲
得迴路在1µs 內可達到穩定。
圖4.46 Malab Simulink 模擬結果
六、鎖相迴路輸出功率模擬
鎖相迴路輸出 7.92GHz 與 3.96GHz 兩組頻率，且需要有一組正交訊號產生，
圖4.47 為迴路穩定下兩組頻率的時域波形圖。
81.8 82.0 82.2 82.4 82.6 82.8 83.0
81.6 83.2
-200 0 200
-400 400
time, nsec
vo1, m V vo3, m V
(a) 7.92GHz
Lock
82.1 82.6
81.6 83.1
-200 0 200
-400 400
time, nsec
vo2, m V vo4, m V
(b) 3.96GHz
圖4.47 鎖相迴路輸出功率模擬
觀察模擬結果知，7.92GHz 的輸出功率約有-6dBm，3.96GHz 約有-3dBm，且 均有正交信號產生。
表Ⅳ-Ⅲ【電路 4】鎖相迴路規格表
Parameter Quadrature output PLL vdd=1.3 (CornerCase=TT , Temperature=25°) Reference frequency 61.8 MHz
Output frequency 7.92 GHz 3.96GHz PFD dead zone 20 ps
Divider ratio 128 VCO Phase Noise
@1MHz (dBc/Hz) -111 Lock time(µs) 0.4
QVCO 2.3 mw Divider 3.2 mw PFD&CP 1.3 mw Power Comsumption (mW)
total 6.8mw Chip size 1.54 × 1.13 mm
2
表Ⅳ-Ⅳ【電路 4】與近年強調低功耗鎖相迴路論文期刊比較表 Reference Technology Frequency
(GHz)
Power consumption (mW)
Year
[9] 0.18um CMOS 24 17.5 2006 JSSC [10] 0.18um CMOS 24 17.5 2005 ISSCC [11] 0.13um CMOS 3.125 15 2005 ISSCC [12] 0.25um CMOS 5 13.5 2004 JSSC This work 0.18um CMOS 7.9 6.8
圖4.48 佈局平面圖
§4-3-5 討論
4-3 節提出了另一種可應用於 UWB 系統頻率合成器的鎖相迴路，此鎖相迴路 也提供7.92 與 3.96GHz 兩組輸出，且同時產生 I/Q 正交訊號。
僕式耦合閘很耗功率的問題，不過缺點是 3.96GHz 信號的相位是否正交與 7.92GHz 輸入信號相位正交度有關係。因為單相時脈為單一輸入單一輸出，假設 兩組改良式真單相時脈電路尺寸相同，則輸入到輸出的延遲時間相等，輸入信號 不正交那麼就不可能產生正交輸出了。除頻器的功率消耗僅約 3.2mW 明顯改善 主僕式耦合閘耗9.9mW 的缺點。
整個迴路使用 ADS 模擬並以 Matlab Simulink 做驗證，由於頻率合成器的切換 時間是由多工器來決定，迴路的鎖定時間並不是設計重點，目標是達到功率損耗 功能。
第五章 結論
近年來，對移動資訊通信系統的大容量、高可靠和高品質化的要求迅速增大，
多種多樣的服務正在出現。在寬帶無線通信系統已引入了寬帶 CDMA 的 IMT2000 及其下行寬帶流的 HDR，在無線 LAN 中已開發了 2.4GHz 頻段採用 SS(擴頻)方式的 IEEE801.11b 及採用 FH(跳頻)的藍牙，5.2GHz 頻段採用 OFDM(正交頻分復用)的 HyperLAN2 及 IEEE802.11a，以及可說是 2.4GHz 版的 IEEE802.11g 等，並正在商用化。這些方式都使用寬帶的調製方式，也能實現高 速無線傳輸。而不用載波、用佔用非常寬的頻帶的脈衝信號進行無線傳輸的UWB 方式，由於高頻器件、信號處理技術的研究開發已增加了實現性。具有傳感功能 的UWB 技術在目前使用藍牙等技術的近距離無線市場中，可實現更高速的基帶 無線通信。
本論文利用 TSMC 0.18µm RF CMOS 製程設計應用於 UWB 系統之壓控振盪器 與鎖相迴路如表Ⅰ-Ⅰ所示，【電路1】為具低相位雜訊正交輸出壓控振盪器，【電 路2】為低功率電流再利用正交輸出壓控振盪器，【電路3】為使用電流再利用技 術之UWB 低功率正交輸出鎖相迴路，【電路4】為使用電流再利用技術與改良式 真單相時脈電路之UWB 低功率正交輸出鎖相迴路，其中【電路 3】已經應用於 實驗室所提出的頻率合成器架構。
所提出的電流再利用正交輸出壓控振盪器具有低功率優點，相位雜訊跟文獻相 比也有不錯的特性。
鎖相迴路的第一級除頻器如果使用主僕式耦合閘(CML)除頻器，具有準確正交 的優點，但功率消耗大；使用真單相時脈(TSPC)電路可以降低功率消耗，不過輸 出相位正交與否跟輸入信號相位有關係。