• 沒有找到結果。

組合邏輯電路設計

N/A
N/A
Protected

Academic year: 2022

Share "組合邏輯電路設計"

Copied!
43
0
0

加載中.... (立即查看全文)

全文

(1)

0

Kun Shan University http://www.ksu.edu.tw

九十九學年度第二學期 九十九學年度第二學期 九十九學年度第二學期 九十九學年度第二學期

數位邏輯設計與實習 數位邏輯設計與實習 數位邏輯設計與實習

數位邏輯設計與實習報告 報告 報告 報告

實習項目實習項目實習項目

實習項目::::

組合邏輯電路設計

學號學號學號

學號:::: 4990K0754990K0754990K0754990K075 姓名姓名姓名

姓名:::謝見龍:謝見龍謝見龍 謝見龍 指導老師指導老師

指導老師指導老師:::杜勇進:杜勇進杜勇進杜勇進

(2)

1

Kun Shan University http://www.ksu.edu.tw







( ( ( (老師 老師 老師上課 老師 上課 上課提醒 上課 提醒 提醒- 提醒 - -重要的設計 - 重要的設計 重要的設計步驟 重要的設計 步驟 步驟 步驟) ) ) )

1. 由電路的規格,決定所需的輸入與輸出的個數,並且對 每一個輸入與輸出安排一個變數符號。

2. 導出真值表並定義輸入與輸出間所需的關係。

3. 對每一個輸出求出以輸入變數為函數之簡化的布林函 數。

4. 畫出邏輯圖。

筆記 筆記 筆記 筆記: : : :

表決電路

A B C

F

多數電路

A B C F

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0

0

0

1

0

1

1

1

(3)

2

Kun Shan University http://www.ksu.edu.tw

組合邏輯電路定義 組合邏輯電路定義 組合邏輯電路定義 組合邏輯電路定義

※ 任何時刻輸出任何時刻輸出任何時刻輸出任何時刻輸出,,,與當時的輸入有關,與當時的輸入有關與當時的輸入有關,與當時的輸入有關,,或輸出完全由當時的,或輸出完全由當時的或輸出完全由當時的或輸出完全由當時的 輸入決定輸入決定

輸入決定輸入決定。。。。((((如如 fig1)fig1)fig1)fig1)

fig1 fig1fig1 fig1

組合電路種類 組合電路種類 組合電路種類 組合電路種類

●●●

● 算術電路算術電路算術電路(算術電路(((加加加加、、、、減減減減、、、、乘法器乘法器乘法器乘法器) ) ) ) ●●●● 解多工器解多工器解多工器解多工器

●●●

● 解碼器解碼器解碼器 解碼器 ●●●● 比較器比較器比較器比較器

●●●

● 編碼器編碼器編碼器 編碼器 ●●●● 數位轉換器數位轉換器數位轉換器數位轉換器

●●●

● 多工器多工器多工器 多工器 ●●●● 同位元產生器同位元產生器同位元產生器同位元產生器////檢查器檢查器檢查器 檢查器

(4)

3

Kun Shan University http://www.ksu.edu.tw

加法器 加法器 加法器

加法器/ / / /減法器 減法器 減法器 減法器

● 1bit1bit 加法器1bit1bit 加法器加法器 加法器 ● ●●1bit●1bit1bit1bit 減法器減法器減法器 減法器

● 4bit4bit 並加器4bit4bit 並加器並加器(並加器(((漣波加法器漣波加法器漣波加法器)漣波加法器))) ●●●4bit●4bit4bit4bit 加減器加減器加減器 加減器

● 4bit4bit 加減器有旗號指示4bit4bit 加減器有旗號指示加減器有旗號指示 加減器有旗號指示 ● ●●1●111 位數位數位數位數 BCDBCDBCDBCD 加法器加法器加法器加法器

1bit 1bit 1bit

1bit 加法器定義 加法器定義 加法器定義 加法器定義

***

*半加器半加器半加器:半加器:::一位元與一位元相加一位元與一位元相加一位元與一位元相加一位元與一位元相加,,,,不考慮進位不考慮進位不考慮進位不考慮進位。。。。((圖((圖 2222----1)1)1)1)

***

*全加器全加器全加器:全加器:::一位元與一位元相加一位元與一位元相加一位元與一位元相加一位元與一位元相加,,,,考慮考慮考慮考慮前一級進位前一級進位前一級進位。前一級進位。。。((圖((圖 2222----2)2)2)2)

fig2 fig2 fig2 fig2

(5)

4

Kun Shan University http://www.ksu.edu.tw

半加器設計 半加器設計 半加器設計

半加器設計

邏輯圖邏輯圖 邏輯圖邏輯圖

SSS

S====ΣΣΣΣ(1,2)(1,2)(1,2)(1,2)====AiAiAiAi⊕⊕⊕⊕BiBiBiBi

Ci+i=

Ci+i=Ci+i=

Ci+i=ΣΣΣΣ(3)=Ai*Bi(3)=Ai*Bi(3)=Ai*Bi(3)=Ai*Bi

真值表真值表真值表 真值表

全 全 全

全加器設計 加器設計 加器設計 加器設計

(6)

5

Kun Shan University http://www.ksu.edu.tw

全加器真值表全加器真值表全加器真值表全加器真值表

全加器布林式 全加器布林式 全加器布林式 全加器布林式

Si=Si=Si=

Si=ΣΣΣΣ(1,2,4,7)=Ai(1,2,4,7)=Ai(1,2,4,7)=Ai(1,2,4,7)=Ai⊕⊕⊕⊕BiBiBi⊕Bi⊕⊕⊕CiCiCi Ci Ci+1=

Ci+1=

Ci+1=

Ci+1=ΣΣΣΣ(3,5,6,7)=AiBi+AiCi+BiCi(3,5,6,7)=AiBi+AiCi+BiCi(3,5,6,7)=AiBi+AiCi+BiCi(3,5,6,7)=AiBi+AiCi+BiCi

=AiBi+Ci(Ai=AiBi+Ci(Ai=AiBi+Ci(Ai=AiBi+Ci(Ai⊕⊕⊕⊕Bi)Bi)Bi)Bi)

(7)

6

Kun Shan University http://www.ksu.edu.tw

用半加器設計全加器 用半加器設計全加器 用半加器設計全加器 用半加器設計全加器

1bit 1bit 1bit

1bit 減法器 減法器 減法器 減法器

半減器半減器半減器

半減器::::一位元與一位元相減一位元與一位元相減一位元與一位元相減一位元與一位元相減,,,,不考慮不考慮不考慮不考慮借位借位借位。借位。。 。 全減器全減器全減器

全減器::::一位元與一位元相減一位元與一位元相減一位元與一位元相減一位元與一位元相減,,,,考慮前一級借位考慮前一級借位考慮前一級借位考慮前一級借位。。。。

(8)

7

Kun Shan University http://www.ksu.edu.tw

半減器設計 半減器設計 半減器設計

半減器設計

邏輯圖邏輯圖邏輯圖邏輯圖

Di=Di=Di=

Di=ΣΣΣΣ(1,2)=A(1,2)=A(1,2)=A(1,2)=A⊕⊕⊕⊕BBBB

Bi+1=

Bi+1=Bi+1=

Bi+1=ΣΣΣΣ(1)=(1)=(1)=(1)=ĀBBBB

真值表真值表真值表真值表

全減器設計 全減器設計 全減器設計 全減器設計

Di=Di=Di=

Di=ΣΣΣΣ(1,2,4,7)=Xi(1,2,4,7)=Xi(1,2,4,7)=Xi(1,2,4,7)=Xi⊕⊕⊕⊕YiYiYi⊕Yi⊕⊕⊕BiBiBi Bi Bi+1=

Bi+1=

Bi+1=

Bi+1=ΣΣΣΣ(1,2,3,7)=(1,2,3,7)=(1,2,3,7)=(1,2,3,7)=XiYi+XiBi+YiBiXiYi+XiBi+YiBiXiYi+XiBi+YiBiXiYi+XiBi+YiBi

(9)

8

Kun Shan University http://www.ksu.edu.tw

4bit 4bit 4bit

4bit 並加器 並加器 並加器((((漣波加法器 並加器 漣波加法器 漣波加法器 漣波加法器))))

(10)

9

Kun Shan University http://www.ksu.edu.tw

4bit 4bit 4bit

4bit 加減法分析 加減法分析 加減法分析 加減法分析

(11)

10

Kun Shan University http://www.ksu.edu.tw

4bit 4bit 4bit

4bit 加減器 加減器 加減器 加減器

(12)

11

Kun Shan University http://www.ksu.edu.tw

{

4bit 4bit 4bit

4bit 加減器有旗號指示 加減器有旗號指示 加減器有旗號指示 加減器有旗號指示

1.1.1.

1.

ZF

ZFZF ZF (((( ZeroZeroZeroZero Flag)Flag)Flag)Flag) ZF=1 ZF=1 ZF=1 ZF=1 →→→0→000

ZZZZF=0 F=0 F=0 F=0 →→→→結果不為零結果不為零結果不為零結果不為零 2.2.2.

2.

CF

CFCF CF (((( CarryCarryCarryCarry Flag)Flag)Flag)Flag) 進位旗號進位旗號進位旗號進位旗號 3.3.3.

3.

SF

SFSF SF (((( Sign Flag)Sign Flag)Sign Flag)Sign Flag) 0 0 0 0 正正正正

1 1 1 1 負負負負

4.4.4.

4.

OF

OFOF OF (Overflow Flag)(Overflow Flag)(Overflow Flag)(Overflow Flag) 溢位溢位溢位溢位

4bit 4bit 4bit

4bit 加減器有旗號指示電 加減器有旗號指示電 加減器有旗號指示電 加減器有旗號指示電路圖 路圖 路圖 路圖

{

(13)

12

Kun Shan University http://www.ksu.edu.tw

1位 1位 1位

1位數BCD加法器分析 數BCD加法器分析 數BCD加法器分析 數BCD加法器分析

1 1 1

1 位數 位數 位數 BCD 位數 BCD BCD BCD 加法器 加法器 加法器 加法器

(14)

13

Kun Shan University http://www.ksu.edu.tw

漣 漣 漣

漣 波加法器缺點 波加法器缺點 波加法器缺點 波加法器缺點

進位前看加法器 進位前看加法器 進位前看加法器

進位前看加法器(CLA) (CLA) (CLA) (CLA)

(15)

14

Kun Shan University http://www.ksu.edu.tw

進位前看加法器 進位前看加法器 進位前看加法器 進位前看加法器

CCC

C

i+1 i+1 i+1 i+1

=G=G=G=G

i i i i

+C+C+C+C

i i i i

PPPP

i i i i

i=0 C

i=0 Ci=0 C

i=0 C

1 1 1 1

=G=G=G=G

0 0 0 0

+C+C+C+C

0 0 0 0

PPPP

0 0 0 0

i=1 C

i=1 Ci=1 C

i=1 C

2 2 2 2

=G=G=G=G

1 1 1 1

+C+C+C+C

1 1 1 1

PPPP

1 1 1 1

=G=G=G=G

1 1 1 1

+G+G+G+G

0 0 0 0

PPPP

1 1 1 1

+C+C+C+C

0 0 0 0

PPPP

0 0 0 0

PPPP

1 1 1 1

i=2 C

i=2 Ci=2 C

i=2 C3333=G=G=G=G2222+P+P+P+P2222

=G=G=G=G2222+G+G+G+G1111PPPP2222+G+G+G+G0000PPPP1111PPPP2222+C+C+C+C0000PPPP0000PPPP1111PPPP2222 i=3 C4=G3+C3P3

i=3 C4=G3+C3P3i=3 C4=G3+C3P3 i=3 C4=G3+C3P3

=G=G=G=G3333+G+G+G+G2222PPPP3333+G+G+G+G1111PPPP2222PPPP3333+G+G+G+G0000PPPP1111PPPP2222PPPP3333+C+C+C+C0000PPPP0000PPPP1111PPPP2222PPPP3333 亦可亦可亦可

亦可 =G=G=G=G3333+P+P+P+P3333GGGG2222+ P+ P+ P+ P3333PPPP2222GGGG1111+P+P+P+P3333PPPP2222PPPP1111GGGG0000+P+P+P+P3333PPPP2222PPPP1111PPPP0000CCCC0000

進位前看產生電 進位前看產生電 進位前看產生電

進位前看產生電路圖 路圖 路圖 路圖

(16)

15

Kun Shan University http://www.ksu.edu.tw

進位前看加法器 進位前看加法器 進位前看加法器 進位前看加法器

乘法器 乘法器 乘法器 乘法器

***

*1bit 1bit 1bit 1bit 乘法器乘法器乘法器乘法器

(17)

16

Kun Shan University http://www.ksu.edu.tw

***

*2bit 2bit 2bit 2bit 乘法器乘法器乘法器乘法器((((用用用用 HA,FA)HA,FA)HA,FA) HA,FA)

真值表真值表真值表 真值表

(18)

17

Kun Shan University http://www.ksu.edu.tw

2bit 2bit 2bit

2bit 乘法器 乘法器 乘法器 乘法器((((用 用 用 用 HA,FA) HA,FA) HA,FA) HA,FA)

解碼器方塊圖 解碼器方塊圖 解碼器方塊圖 解碼器方塊圖

(19)

18

Kun Shan University http://www.ksu.edu.tw

有致能解碼器方塊圖 有致能解碼器方塊圖 有致能解碼器方塊圖 有致能解碼器方塊圖

有致能端 有致能端 有致能端

有致能端 2 2 2 對 2 對 對 對 4 4 4 解碼器 4 解碼器 解碼器 解碼器((((高態輸出 高態輸出 高態輸出)))) 高態輸出

(20)

19

Kun Shan University http://www.ksu.edu.tw

有致能端 有致能端 有致能端

有致能端 2 2 2 對 2 對 對 對 4 4 4 解碼器 4 解碼器 解碼器 解碼器((((低態輸出 低態輸出 低態輸出)))) 低態輸出

3 3 3

3 對 對 對 對 8 8 8 解碼器 8 解碼器 解碼器 解碼器— — — — 利 利 利 利 用 用 用 用 2 2 2 2 對 對 對 對 4 4 4 4 解碼器 解碼器 解碼器 解碼器

(21)

20

Kun Shan University http://www.ksu.edu.tw

8 8 8

8 對 對 對 3 對 3 3 3 編碼器 編碼器 編碼器 編碼器

(22)

21

Kun Shan University http://www.ksu.edu.tw

2 2 2

2 對 對 對 1 對 1 1 1 多工器 多工器 多工器 多工器

(23)

22

Kun Shan University http://www.ksu.edu.tw

Verilog Verilog Verilog

Verilog 程式 程式 程式 程式

module mux_2_1(

input a, input b, input s, output f );

wire s0,sa,sb;

not( s0, s );

and( sa, a, s0 );

and( sb, b, s );

or( f, sa, sb );

endmodule

(24)

23

Kun Shan University http://www.ksu.edu.tw

4 4 4

4 對 對 對 1 對 1 1 1 多工器 多工器 多工器 多工器

(25)

24

Kun Shan University http://www.ksu.edu.tw

有致能端 有致能端 有致能端

有致能端 2 2 2 對 2 對 對 1 對 1 1 1 多工器 多工器 多工器 多工器

(26)

25

Kun Shan University http://www.ksu.edu.tw

4 4 4

4 對 對 對 對 1 1 1 多工器 1 多工器 多工器 多工器— — —用 — 用 用 2 用 2 2 2 對 對 對 對 1 1 1 1 多工器 多工器 多工器 多工器

(27)

26

Kun Shan University http://www.ksu.edu.tw

8 8 8

8 對 對 對 對 1 1 1 多 1 多 多 多工器 工器 工器 工器— — —用 — 用 用 2 用 2 2 2 對 對 對 對 1 1 1 1 多工器 多工器 多工器 多工器

(28)

27

Kun Shan University http://www.ksu.edu.tw

1 1 1

1 對 對 對 對 2 2 2 解多工器 2 解多工器 解多工器 解多工器

(29)

28

Kun Shan University http://www.ksu.edu.tw

有致能端 有致能端 有致能端

有致能端 1 1 1 對 1 對 對 對 4 4 4 解多工器 4 解多工器 解多工器 解多工器

(30)

29

Kun Shan University http://www.ksu.edu.tw

8 8 8

8 對 對 對 對 1 1 1 解多工器 1 解多工器 解多工器 解多工器— — — —用 用 用 用 4 4 4 4 對 對 對 對 1 1 1 1 解多工器 解多工器 解多工器 解多工器

(31)

30

Kun Shan University http://www.ksu.edu.tw

1bit 1bit 1bit

1bit 比較器方塊圖 比較器方塊圖 比較器方塊圖 比較器方塊圖

(32)

31

Kun Shan University http://www.ksu.edu.tw

4 bit 4 bit 4 bit

4 bit 比較器方塊圖 比較器方塊圖 比較器方塊圖 比較器方塊圖

8 bit 8 bit 8 bit

8 bit 比較器 比較器 比較器 比較器— — — — 利 利 利 利 用 用 用 用 4 bit 4 bit 比較器 4 bit 4 bit 比較器 比較器 比較器

(33)

32

Kun Shan University http://www.ksu.edu.tw

XOR XOR XOR

XOR 特性 特性 特性 特性 1 1 1 1

****N=2N=2N=2N=2

*N=4*N=4*N=4

*N=4

(34)

33

Kun Shan University http://www.ksu.edu.tw

XOR XOR XOR

XOR 特性 特性 特性 特性 2 2 2 2

*N=*N=*N=

*N=333 3

2 2 2

2 進制對葛 進制對葛 進制對葛雷 進制對葛 雷 雷 雷 碼轉換器 碼轉換器 碼轉換器 碼轉換器

(35)

34

Kun Shan University http://www.ksu.edu.tw

葛 葛 葛

葛雷 雷 雷 雷 碼對 碼對 碼對 碼對 2 2 2 進制轉換器 2 進制轉換器 進制轉換器 進制轉換器

(36)

35

Kun Shan University http://www.ksu.edu.tw

BCD BCD BCD

BCD 碼對加三碼的轉換電 碼對加三碼的轉換電 碼對加三碼的轉換電路 碼對加三碼的轉換電 路 路 路

(37)

36

Kun Shan University http://www.ksu.edu.tw

BCD BCD BCD

BCD 碼對七段的轉換電 碼對七段的轉換電 碼對七段的轉換電路 碼對七段的轉換電 路 路 路

同位元產生器/檢查器 同位元產生器/檢查器 同位元產生器/檢查器 同位元產生器/檢查器

*同位產生器與檢查

*

偶同位位元: P = x ♁ y ♁ z

*同位檢查器: C = x ♁ y ♁ z ♁ P

*C =1:奇數個資料位元錯誤發生

* C = 0:資料正確或偶數個資料位元錯誤發生

(38)

37

Kun Shan University http://www.ksu.edu.tw

3bit 3bit 3bit

3bit 同位元產生器/檢查器 同位元產生器/檢查器 同位元產生器/檢查器 同位元產生器/檢查器

可規劃 可規劃 可規劃

可規劃邏 邏 邏 邏 輯元件 輯元件 輯元件 輯元件(PLD) (PLD) (PLD) (PLD)

* PLD: Programmable Logic Device

* PROM (Programmable Read OnlyMemory )

* PAL (Programmable Array Logic )

*PLA (Programmable Logic Array)

*FPGA-現場可規劃邏輯陣列

(fieldprogrammablegate array)

*可規劃邏輯區塊(programmable logic blocks)

*可規劃內部連接(programmable interconnects)

(39)

38

Kun Shan University http://www.ksu.edu.tw

ROM ROM ROM ROM

(40)

39

Kun Shan University http://www.ksu.edu.tw

PROM PROM PROM PROM

PLD PLD PLD

PLD 區別 區別 區別 區別

(41)

40

Kun Shan University http://www.ksu.edu.tw

PLA PLA PLA PLA

PLA PLA PLA

PLA 內部圖 內部圖 內部圖 內部圖

(42)

41

Kun Shan University http://www.ksu.edu.tw

3bit 3bit 3bit

3bit 平方電 平方電 平方電路 平方電 路 路 路 -- -- -- --分析 分析 分析 分析

3bit 3bit 3bit

3bit 平方電 平方電 平方電路 平方電 路 路 路

(43)

42

Kun Shan University http://www.ksu.edu.tw

心得 心得 心得

心得: : : :

其實 其實 其實 其實, , ,做到這個單元時 , 做到這個單元時 做到這個單元時 做到這個單元時, , , ,讓我非常頭疼 讓我非常頭疼 讓我非常頭疼, 讓我非常頭疼 , , ,因 因 因 因 為 為 為

為, , ,高中時候學的並不好 , 高中時候學的並不好 高中時候學的並不好 高中時候學的並不好, , , ,所以 所以 所以 所以, , ,很多名稱我其 , 很多名稱我其 很多名稱我其 很多名稱我其 實都聽不懂

實都聽不懂 實都聽不懂

實都聽不懂, , , ,也常常搞錯 也常常搞錯 也常常搞錯 也常常搞錯, , , ,例如有加高態或沒加 例如有加高態或沒加 例如有加高態或沒加 例如有加高態或沒加 或者是有致能或沒有

或者是有致能或沒有 或者是有致能或沒有

或者是有致能或沒有, , , ,常常搞得一蹋糊塗 常常搞得一蹋糊塗 常常搞得一蹋糊塗 常常搞得一蹋糊塗, , ,還有 , 還有 還有, 還有 , , , 就是要將 就是要將 就是要將

就是要將2 2 2X 2 X X X4 4 4 4與 與 與3 與 3 3 3X X X X8 8 8或 8 或 或 或4 4 4 4X X X16 X 16 16轉換 16 轉換 轉換, 轉換 , , ,我也 我也 我也 我也 常常搞錯 常常搞錯 常常搞錯

常常搞錯。 。 。 。

我記得 我記得 我記得 我記得, , , ,開始上課時 開始上課時 開始上課時 開始上課時, , , ,我都有認真在聽 我都有認真在聽 我都有認真在聽 我都有認真在聽, , , ,但 但 但 但 是 是 是

是, , , ,聽到了要轉換時 聽到了要轉換時 聽到了要轉換時 聽到了要轉換時, , , ,我就真的搞不懂了 我就真的搞不懂了 我就真的搞不懂了, 我就真的搞不懂了 , ,因為 , 因為 因為, 因為 , , , 有一些線要如何接之類的問題

有一些線要如何接之類的問題 有一些線要如何接之類的問題

有一些線要如何接之類的問題, , , ,也一一的出現 也一一的出現 也一一的出現 也一一的出現 了 了 了

了, , ,讓我很苦惱也很懊惱 , 讓我很苦惱也很懊惱 讓我很苦惱也很懊惱 讓我很苦惱也很懊惱, , , ,但是 但是 但是 但是, , ,最後 , 最後 最後 最後, , ,我還是 , 我還是 我還是 我還是 有搞懂幾個

有搞懂幾個 有搞懂幾個

有搞懂幾個, , , ,雖然沒有全部都懂了 雖然沒有全部都懂了 雖然沒有全部都懂了 雖然沒有全部都懂了, , , ,但是 但是 但是, 但是 , , ,我會 我會 我會 我會 努力讓自己都懂得

努力讓自己都懂得 努力讓自己都懂得

努力讓自己都懂得, , , ,畢竟未來有機會用到這些 畢竟未來有機會用到這些 畢竟未來有機會用到這些 畢竟未來有機會用到這些, , , , 所以我要認真學習

所以我要認真學習 所以我要認真學習

所以我要認真學習, , , ,以避免未來發生錯誤 以避免未來發生錯誤 以避免未來發生錯誤 以避免未來發生錯誤, , , ,就來 就來 就來 就來 不及了 不及了 不及了

不及了! ! ! !

但 但 但 但是 是 是 是, , ,經 , 經 經 經過這幾 過這幾 過這幾 過這幾個 個 個 個月 月 月的 月 的 的 的學 學 學 學習 習 習, 習 , ,我 , 我 我 我已經 已經 已經有 已經 有 有 有比 比 比 比較 較 較 較 好 好 好

好了 了 了, 了 , , ,只是 只是 只是 只是有 有 有 有一些地 一些地 一些地 一些地方 方 方 方依然 依然 依然需 依然 需 需 需要改 要改 要改進 要改 進 進 進, , ,但 , 但 但是 但 是 是 是, , , ,很 很 很 很 感 感 感

感謝 謝 謝老 謝 老 老 老師 師 師 師辛 辛 辛 辛苦的教導 苦的教導 苦的教導 苦的教導。 。 。 。

參考文獻

相關文件

Department of Electrical Engineering, National Cheng Kung University In this thesis, an embedded system based on SPCE061A for interactive spoken dialogue learning system (ISDLS)

„ FPGA –現場可規劃邏輯陣列 (field- programmable

z 可規劃邏輯區塊 (programmable logic blocks) z 可規劃內部連接

z 可規劃邏輯區塊 (programmable logic blocks) z 可規劃內部連接

„ FPGA –現場可規劃邏輯陣列 (field- programmable

„ FPGA –現場可規劃邏輯陣列 (field- programmable

„ FPGA –現場可規劃邏輯陣列 (field- programmable

„ FPGA –現場可規劃邏輯陣列 (field- programmable