行政院國家科學委員會專題研究計畫 期末報告
Equation Chapter 1 Section 1單封裝系統訊號完整性之前瞻整合研究--子計畫四:
單封裝系統訊號完整性之電磁模擬方法研發(3/3)
計畫編號：96-2221-E-110-036-執行期限：96 年 8 月 1 日至 97 年 7 月 31 日 主持人：郭志文 國立中山大學電機工程研究所 計畫參與人員：郭智明、蘇欣祥、陳長億 國立中山大學電機工程研究所 一、中文摘要 單封裝系統是混和數位、類比、及RF訊號的應 用，由於混和訊號系統的電源分佈平面典型的是 不規則狀，使用傳統的FDTD法分析電源/接地金 屬面時，常會遭遇到連通柱的半徑遠小於我們所 切網格的大常，若要將FDTD配合接地導線將網 格縮小，則會耗費相當多的資源及計算時間，若 使用細線(THINWIRE)演算法配合FDTD，因為細 線法只能在FDTD網格中間，但因網格尺寸加 大，而使得連通柱不一定會落在網格的中間，而 又必須將網格切小以配合連通柱的位置。對於此 等問題，一般而言可使用次網格法(SUB GRID)來 修正，但次網格法容易造成數值上的不穩定，其 原因大都來自於粗細網格間的數值射散所造成， 因此在處理粗、細網面介面上必需非常的小心。 在此吾人利用時域有限體積法(FINITE VOLUME TIME DOMAIN,FVTD) 來處理此類的問題，利用 FVTD 可控制每一網格體積大小的概念，將網格 逐步增大，最後讓FVTD與FDTD的介面上的網 格大小相同，以減少數值射散。另外，由於電源 網路中的連通柱數量非常的多，因此使用時域有 限體積法時所需修正的場量便非常的多，而造成 分析問題時的前置作業需要花費非常多的時間， 因 此 便 引 入 模 型 階 數 減 縮 法 (MODEL ORDER REDUCTION METHOD)配合形時域有限差分法將連 通柱加以模組化，再結合FDTD法，使得分析電 源網路時更加有效率。 關鍵詞：時域有限差分法(FDTD)， 時域有限體 積法(FVTD) AbstractSIP is an application of mixed signal between digital, analog, and RF subsystems. Since the power plane of mixed-signal system is typically irregular, conventional Yee’s FDTD scheme will render large error with staircase approximation. Reducing the grid size will alleviate the problem with the added cost of longer computation time. The project intends to develop a numerical method based on the conformal FDTD method. The method will take into account the characteristics of planar circuits in order to accurately analyze irregular shape power distribution plane.
Keywords: FDTD,FVTD 二、緣由與目的 電源金屬面及接地金屬面之間實質上接近一 平行板波導，當接地彈跳雜訊引發此波導結構的 的共振時，就同時也會造成電磁干擾的問題。設 計 SIP 時，雜訊的預測與抑制對系統的效能就具 有決定性的影響，一套有效、精準的電磁數值模 擬方法是很重要的。目前為止，已有許多研究人 員提出數種數值方法以分析電源/接地金屬面， 包括動差法(method of moments, MoM)[1]、以二 維傳輸線陣列或分佈式 R、L、G、C 元件為基礎 的電路分析法[2]，[3]、應用共振腔原理的解析 解 法[4] ， [5] 、傳 輸 矩 陣 法 (transmission matrix method, TMM) [6]－[9]、以解及積分方程式法 [10]等，而各種方法均有其優點與缺點，二維傳 輸線陣列法則是以網格為基礎的方法，解耦合電 容及連通柱必須置於固定位置，可以分析任意的 結構且能夠擴充到多層板結構；對包含眾多連通 柱及解耦合電容、形狀不規則、多層板之真實的 封裝或印刷電路板結構，準確的分析需要用到非
常 多 的 傳 輸 線 段 ， 使 得 需 用 的 電 腦 記 憶 體 及 CPU 時間大幅增加。傳輸矩陣法可以有效率的 分析大型結構，然當系統整合度與操作頻率越來 越高時，這些應用等效電路模型或傳輸矩陣的方 法，就顯出其侷限性。 由於精確的模型牽涉的自由度太過龐大，因此 現有的分析模型[11]－[14]大多是將將晶片內的 電 源 分 佈 網 絡 視 為 多 導 體 傳 輸 線 (MULTI -CONDUCTOR TRANSMISSION LINE, MTL) 結 構 的 互 連，以等效分佈式R、L、G、C元件電路方式模 擬。這類方法雖然有其準確度與適用性，但是並 未特別針對如連通柱、導線跨接處等不連續結構 建立等效電路，所以當操作頻率越來越高時，不 連續結構處的高頻效應就會顯現，造成模擬上相 當大的誤差。而以時域有限差分法來模擬時，便 能有很好的結果，通常可以使用細線演算法來配 合FDTD使用，但因細線演算法的假設為細線在 網格的正中間，但是實際上，連通柱不一定會落 在網格的正中央，若要配合連通柱的位置，則又 需調整網格大小，便又須要耗費相當多的資源與 計算時間，對於此等問題，一般而言可使用次網 格法(SUB GRID)來修正，但次網格法容易造成數 值上的不穩定，其原因大都來自於粗細網格間的 數值射散所造成，因此在處理粗、細網面介面上 必需非常的小心。在此吾人利用時域有限體積法 (FINITE VOLUME TIME DOMAIN,FVTD)[16]-[20]來
處理此類的問題，利用FVTD 可控制網格體積大 小的概念，將網格尺寸逐步增大，最後讓FVTD 與FDTD的介面上的網格大小相同，以減少數值 射散並可與FDTD直接結合使用。另外，由於電 源網路中的連通柱數量非常的多，因此使用時域 有限體積法時所需修正的場量便非常的多，而造 成分析問題時的前置作業需要花費非常多的時 間，因此便引入模型階數減縮法(MODEL ORDER REDUCTION METHOD)配合形時域有限差分法將連 通柱加以模組化，再結合FDTD法，使得分析電 源網路時更加有效率。 三、時域有限體積法 時域有限體積法主要是將微分型式的馬克 斯威爾方程式(1)，對等式的兩邊做一體積分， 可表示成 m e B E J t D H J t ∂ = −∇× − ∂ ∂ = ∇× − ∂ (1) v s v v s B dv n Eda J dv t D dv n Hda J dv t m v e ∂ = − × − ∂ ∂ = − × − ∂
∫
∫
∫
∫
∫
∫
(2) 其中，v 為任意的體積大小， S是封閉此任意體 積的表面積，n為其表面的單位法線向量。(2)式 便是時域有限空間法的主要概念。下面介紹一種 FVTD法的網格與場量配置的方式，如圖一所 示。 圖一、FVTD法的網格與場量配置 其中 s 和 s*分別是在主(original)、副(dual)網格 上的單位向量。從圖二可將電場表示成 * * * * * * 1 1 2 2 3 3 ( ) ( ) ( ) E= E s s⋅ + E s s⋅ + E s s⋅ (3) 圖二、FVTD 法主、副網格方向的關係，其中s* 1為單位向量，從(3)式可得的主網格 上，電場的關係為 * * * * 1 1 2 2 * * 3 3 ( ) ( )( ) ( )( ( )( ) d E s dE dE s s s s s s dt dt dt dE s s s dt ⋅ = ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅ ) (4) ，利用安培定律知，可將將(4)中等號右邊第一 項表示成 * * * * 1 ( ) 1 dE A s H s dA H d dt ε ⋅ = ∇×
∫
⋅ =∫
⋅ * l (5) 其中ε 為等效的介電常數， A*為網格上的表面 積。而(4)第二、三項則利用(2)式的方式表示成 如下的形式 * * * * * * 2 2 * * * * * * 3 3 ( ) ( ) ( ) ( ) dE V s H s dV n H s d dt dE V s H s dV n H s d dt ε ε ⋅ = ∇× ⋅ = × ⋅ ⋅ = ∇× ⋅ = × ⋅∫
∫
∫
∫
* 2 * 3 A A (6) 其中n*為副網格表面上的法線向量，V*為主、 副網格的體積和。利用(5)及(6)式，便可求得計 算其網格上的電場的關係式，相同的在主、副網 格上的磁場亦可用類似的方法求得如(7)所示。 * * * * * * 1 1 2 2 3 3 * * * * * 1 1 * * * * * * * 2 2 2 * * * * * * * 3 3 3 ( ) ( )( ) ( )( ) ( )( ) ( ) ( ) ( ) ( ) ( ) d H s dH dH dH s s s s s s s s s dt dt dt dt dH A s E s dA E dl dt dH V s E s dV n E s dA dt dH V s E s dV n E s dA dt μ μ μ ⋅ = ⋅ ⋅ + ⋅ ⋅ + ⋅ ⋅ ⋅ = ∇× ⋅ = ⋅ ⋅ = ∇× ⋅ = × ⋅ ⋅ = ∇× ⋅ = × ⋅∫
∫
∫
∫
∫
∫
(7) 四、FVTD 結合 FDTD 處理連通柱問題 假設有一 PEC 的範圍(圖四)恰好落於一 2×2 的 FDTD 網格內，但其大小只佔每一單位網格的四 分之一，如此，對 FDTD 而言，必需使用細網 格法等方法來計算附近的場量，吾人利用 FVTD 可以自由控制體積大小的特點，來與 FDTD 結 合使用，詳細方法如下所述。 圖三、連通柱使用 FVTD 法場量配置圖 其中 H 利用 FVTD 法可推得公式如下 1 n n t H H E A μ + Δ dl = +∫
⋅ (8) 圖四、計算 Hz示意圖 在我們的範例裡所有的H 場都是使用FVTD的方 式求解。也就是對Maxwell’s equation其中的安培 定律的等號兩邊取面積分。如圖四，為了求出 Hz，可對此三角形網格取路徑積分。如(9) 1 2 1 2 1 2 1 ( cos sin cos sin ) z z x x x y t H H dx E dx E dy E A dx E dy E θ θ μ θ θ 2 y Δ = + − + + + − i i i i i i i i i (9) 而在我們的例子中，除了 Ez之外的所有 E 場量 都是使用傳統 FDTD 的方式來處理。然而，與 一般 FDTD 不同，處理場量時會遇到不屬於直 角座標系統的場量。這時候我們需要對場量以及 Ex Hz Ex1 Ey1 Ex2 Ey2 Ey Ex PEC Ey y x z Hz Ex Ez空間(如，長度、面積….) 取投影量。 圖五、計算 Ex、Ey示意圖 如圖五，在我們的例子中Hz場均位於網格的重心 之 處 。 假 設 Hz1,Hz2 分 別 位 於 ( ,x y z1 1, )1 , 2 2 2 ( ,x y z, )之處則Ex,Ey可由(10)求出 , , , , 1 2 1 2 1 , , 1 , , 2 1 2 1 ( ) ( ( ) ( i j k i j k y y x z z i j k i j k y z z x x H H E H H t y y dz E H H H H t x x dz ε ε + + − ∂ = − + ∂ − ∂ − − = + ∂ − ) ) (10) 對於 Ez，我們有特別的處理方式。基本上與 H 場相同，對其等號兩邊取積分。則位於 Ez附近 的 H 場 將其包圍住，形成一個副網格(Dual cell) 。如圖六 圖六、以 Ez為中心的副網格 計算方式與也與H 場 類似，以圖六的例子來計 算其Ez可由(11)來求得。 1 1 4 4 ( ( )) ( ( )) 3 3 2 2 ( ( )) ( ( )) 3 3 z y x x y E A H dy H dx t H dx H dy ε ∂ = ⋅ ⋅ − ⋅ ⋅ − ∂ ⋅ ⋅ + ⋅ ⋅ (11) 五、結果與討論 吾人利用FVTD來修正圖七中電源網路的連通柱 大小並以模型階數減縮法的技術來將連通柱所需 修正的場量模組化，使分析過程更為有效率，整 個電源網路的大小為64×64×25 mm，連通柱為z 方向，在x-z、y-z及x-y三個平面上均需修正電磁 場量，電源網路的上、下兩個基板的介電常數為 12 r ε = ，厚度為10mm，外部再利用吸收邊際 包覆於外，中間層的介電常數為εr = 4.3，厚度 為15 ，在中間層裏有三層的傳輸線，一、二 層各有4條傳輸線，第三層有二條傳輸線，連通 柱大小為2×2×1mm，其所在位置的x-y的位置為 (17,27) ，(17,47) ，(27,17) ，(27,37) ，(37,27) mm (37,47)，(47,17) ，(47,37) ， (17,27) ，(17,47) ， (37,27) ，(37,47)，傳輸線的各項參數如圖八所示。 在FDTD的設計裏分別設定，△x =△y = 0.5 mm、△z =0.5 mm ，及△x =△y = 2 mm、△z =0.5 mm兩種，細網格(0.5*0.5*0.5)由傳統FDTD 模擬，由上述可知，若使用粗網格的配置時，因 為連通柱的位置，無法剛好位於FDTD網格上， 所以粗網格(2*2*0.5)則利用FDTD+FVTD來模 擬，其中使用FVTD來修正連通柱不在網格內的 部份，其做法如上一節所描述。在傳輸線中的 VDD 與 Ground 間加入一阻抗性電壓源，並觀察 在位置(8mm,16mm)上的電源與觀察點間的插入 損耗(Insertion Loss)(圖八)。從圖九的插入損失 可看到，利用FVTD結合FDTD來修正連通柱因 為網格加大無法位於粗網格造成的問題，能有很 好的結果，且可節省相當多的模擬時間，利用細 網格所模擬的時間需要4小時左右，而利用粗網 格的FDTD+FVTD所需的時間僅需要6分鐘。 六、成果自評 吾人利用 FVTD 來修正電源網路的連通 柱，讓 FDTD 所需設定的網格尺寸可以加大， 以減少分析所需的時間，再和原始的 FDTD 結 合使用，以分析電源網路中的電源切換雜訊，使 Ex Hz1 Ey Hz2 PEC Hy1 Ez Hy Hz Hx Hx1
得 分 析 過 程 更 為 快 速 。 由 圖 八 可 以 得 知 使 用 FVTD+FDTD 方法的適用性，及相當不錯的精確 度。且節省相當多的模擬時間，利用細網格所模 擬的時間需要 4 小時左右，而利用粗網格的 FDTD+FVTD 所需的時間僅需要 6 分鐘。 七、參考文獻
[1] T. K. Sarkar, “Accurate modeling of frequency response of multiple planes in gigahertz packages and board,” in Proc. 9th Topical Meeting Elect. Perform. Electron. Packag., Oct. 2000, pp. 59-62.
[2] I. Novak, “Reducing simultaneous switching noise and EMI on gound/power planes by dissipative edge termination,” in Proc. 7th Topical Meeting Elect. Perform. Electron. Packag., Oct. 1998, pp. 181-184. [3] L. Smith, T. Roy and R. Anderson, “Power plane Spice
models for frequency and time domains,” in Proc. 9th Topical Meeting Elect. Perform. Electron. Packag., Oct. 2000, pp. 51-54.
[4] N. Na, J. Choi, S. Chun, M. Swaminathan, and J. Srinivasan, “Modeling and transient simulation of planes in electronic packages,” IEEE Trans. Comp., Packag., Manufact. Technol. B, vol. 23, pp.340-352, Aug., 2000.
[5] N. Na, J. Choi, M. Swaminathan, J.P. Libous, and D.P. O’ Connor, “Modeling and simulation of core switching noise for ASICs,” IEEE Trans. Adv. Packag., vol. 25, pp. 4-11, Feb. 2002.
[6] J. Kim and M. Swaminathan, “Modeling of irregular shaped power distribution planes using transmission matrix method,” IEEE Trans. Adv. Packag., vol. 24, no. 3, pp. 334-346, Aug. 2001.
[7] J. Kim, E. Matoglu, J. Choi, and M. Swaminathan, “Modeling of multi-layered power distribution planesincluding via effects using transmission matrix method,” in 15th Int’l Conf. VLSI Design, pp. 59-64, Jan. 2002.
[8] J. Kim and M. Swaminathan, “Modeling of multi-layered power distribution planes using transmission matrix method,” IEEE Trans. Adv. Packag., vol. 25, pp. 189-199, May 2002.
[9] J. Choi, S. H. Min, J. H. Kim, M. Swaminathan, W. T. Beyene, and X. Yuan, “Modeling and analysis of power distribution networks for gigabit applications,” IEEE Trans. Mobile Comp., vol. 2, no. 4, Oct.-Dec., 2003 [10] J. Fan, J.L. Drewniak, H. Shi, and J.L. Knighten, “DC
power-bus modeling and design with a mixed potential integral-equation formulation and circuit extraction,” IEEE Trans. Electromagn. Compat., vol. 43, no. 4, pp. 426-436, Nov. 2001.
[11] J. Choi, L. Wan, M. Swaminathan, B. Beker, and R. Master, “Modeling of realistic on-chip power grid using the FDTD method,” in Proc. IEEE Int. Symp. Electromagn. Compat., vol. 1, pp. 238-243, 2002. [12] H. H. Chen and D. D. Ling, “Power supply noise
analysis methodology for deep submicron VLSI chip design,” 34th Design Auto. Conf., pp. 638-643, 1997. [13] K. T. Tang and E. G. Friedman, “Simulation switching
noise in on-chip CMOS power distribution networks,” IEEE Trans. VLSI System, vol. 10, no. 4, pp.487-493, 2002.
[14] G. Bai and I. N. Hajj, “Simultaneous switching noise and resonance analysis of on-chip power distribution networks,” in Proc. Quality Electronic Design 2002, pp. 163-168.
[15] Madsen, M. “Divergence preserving discrete surface integral methods for Maxwell’s equations nonorthogonal unstructured grids,” Tech. Rpt.
UCRL-JC-109787,LLNL,Feb,1992.
[16]Gedney, S., and F. Lansing, “Full wave analysis of printed microstrip devices using a generalized YEE algorithm,” IEEE Antennas Propagat. Symp. Dig., Ann Arbor, MI,,1993.
[17]Madsen, M. “Divergence preserving discrete surface integral methods for Maxwell’s equations nonorthogonal unstructured grids,” Tech. Rpt.
UCRL-JC-109787,LLNL,Feb,1992.
[18]Gedney, S., and F. Lansing, “Full wave analysis of printed microstrip devices using a generalized YEE algorithm,” IEEE Antennas Propagat. Symp. Dig., Ann Arbor, MI,,1993.
[19]Fredrik Edelvik “A survey of finite Volume Time Domain Methods for Solving Maxwell’s Equations”. IEEE Micorw. Theory and Techniques, vol. 48, no. 6, Jun. 2000
[20] M. Yang, Y. Chen, and R. Mittra “Hybrid Finite-Difference/Finite-Volume Time-Domain Analysis for Microwave Integrated Circuits with Curved PEC Surfaces Using a Nonuniform angular Grid”
圖七 、電源網路側面圖 z
εr=12
εr=4.3 εr=12
(a) 側視圖 (b) 側視圖 圖八、(a)電源網路側視圖及尺寸，(b)電源網路俯視 圖。 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 -60 -50 -40 -30 -20 -10 0 10 FDTD fine grid FVTD+FDTD FDTD coarse grid 圖九、電源與觀測點間上的插入損耗
