行政院國家科學委員會專題研究計畫 期中進度報告
新世代甚寬頻無線通訊系統射頻傳收機架構之研究(1/3)
計畫類別： 個別型計畫 計畫編號： NSC91-2213-E-110-036-執行期間： 91 年 08 月 01 日至 92 年 07 月 31 日 執行單位： 國立中山大學電機工程學系(所) 計畫主持人： 洪子聖 計畫參與人員： 彭康峻 趙哲寬 潘奇男 朱健程 報告類型： 精簡報告 處理方式： 本計畫可公開查詢中
華
民
國 92 年 6 月 11 日
行政院國家科學委員會專題研究計劃期中報告
新世代甚寬頻無線通訊系統射頻傳收機架構之研究
RF Tr ansceiver s for Ultr a-Wideband Wireless Communication Systems beyond 3G 計劃類別：þ個別型計劃o整合型計劃 計劃編號：NSC 91-2213-E-110-036 執行期間：91 年 8 月 1 日至 92 年 7 月 31 日 主持人：洪子聖 國立中山大學 電機所 教授 一、 中文摘要 本計畫目標在設計新世代甚寬頻之射頻傳收機以能應用在未來超越第三代 之行動通訊系統上。在計畫前兩年所研究之發射機部分為一創新架構，結合了波 包消除重建(EER, Envelope Elimination and Restoration)及雙點差異積分調制 (TP-DSM, Two-Point Delta Sigma Modulation)等兩種前瞻性技術，前者可使得功 率放大器兼顧高線性度與高轉換效率，後者可以避免 IQ 調制技術及混波器的使 用，大幅降低類比電路複雜度而達到高調制精確度及高數位積體電路化的目標。 本計畫第一年在實現 EER 射頻架構，所設計之射頻元件主要為高效率 E 類功率 放大器，以及所搭配的波包偵測器、限制器與 S 類放大器等元件。 二、 緣由及目的 在 1952 年 Kahn 提出了 EER 架構[1]，是以類比的方式分離波包訊號與相位 調制載波後，分別經由 S 類與 E 類放大器放大後，利用 E 類放大器特性將波包 訊號予以重建在相位調制載波上。S 類放大器包括開關模態放大器、差異積分調 制器與輸出低通濾波器，具有高線性度與高效率的特性，但只適用於低頻段用來 放大波包訊號；而 E 類放大器也屬於微波頻段高效率的開關模態放大器，具有 輸出振幅正比於供應電壓的特性，因此可以將其視為一振幅調制器，目前已有 CMOS 製程操作於 L 頻段之設計[2],[3]，以及 GaAs HBT, MESFET, pHEMT 等製 程 操 作 於 更 高 頻 段 之 設 計 [4]-[6] 。 相 較於預 先 失 真 (predistortion) 與 前 饋 式 (feedforward) 等改善功率放大器線性度之技術，EER 方式則具更高的功率轉換 效率。本計畫先將在基頻端利用 FPGA 處理高功率峰值對平均比(PAPR, Peak to Average Power Ratio)之數位調制訊號，將其波包訊號與相位訊號分離，由於波包 訊號與相位訊號以不同路徑傳送，之間的路徑延遲誤差會造成重建後的訊號失 真，解決方法包括類比回授方式壓制訊號失真[7]，但資料傳輸率將受限於迴路 頻寬，更完善的方式是將回授訊號送回基頻處理器藉由數位訊號處理技術將路徑 延遲誤差預先做補償[8]-[11]。圖一所示為本計畫中所提一新式發射機架構[12]， 其巧妙結合了 TP-DSM 與 EER 兩種架構使得同時具備兩種架構之主要優點，包 括高功率轉換效率、高線性度、高調制精確度及高數位積體電路化。
三、 研究方法與成果 傳統 EER 功率放大架構[1]如圖二所示，包括一波包偵測器、限制器、S 類 放大器與 E 類放大器，其中波包偵測器將輸入之射頻訊號轉換為低頻之波包訊 號，藉由 S 類放大器放大後輸入為 E 類放大器之供應電壓；相對的，限制器去 除輸入訊號之振幅變化，只保留載波的相位變化並送入 E 類放大器之輸入端， 由於此訊號為固定波包之相位調制載波，不會受放大器非線性效應的影響而失 真，並藉由 E 類放大器輸出訊號波包正比於供應電壓的特性，對輸入的相位調 制載波再施以振幅調制而重建射頻複數波包訊號。由於波包偵測器與限制器均操 作在射頻，較不容易精確地萃取出波包與相位訊號；另外，波包訊號與載波相位 調制訊號所傳輸的路徑不同，輸入 E 類功率放大器時兩者之間的時間延遲差會 導致結合後的射頻訊號嚴重失真。 為了實現精確的波包與相位資訊，以及解決路徑間時間延遲差的問題，本計 畫在基頻端以數位訊號處理技術產生波包與相位資訊，經 DAC 後即得波包與相 位訊號，此技術比傳統的波包偵測器與限制器更能精確地獲得波包與相位訊號， 由於相位訊號代表射頻訊號之相位變化，故仍需要相位調制器將其調制到載波頻 段然後輸入成為 E 類放大器之驅動訊號，而波包訊號則同樣經由 S 類放大器放 大後作為 E 類放大器之供應電壓，其架構圖如圖三所示。對於路徑間時間延遲 差的問題，可參考[8]-[11]在基頻以數位技術預先補償。 在第一年計畫中最關鍵的射頻元件乃設計一操作於微波頻段之 E 類功率放 大器，由於其輸出波包正比於供應電壓之特性，在 EER 架構中 E 類功率放大器 操作形式類似振幅調制器。圖四是典型的 E 類功率放大器架構與相對之元件設 計參數[5]，觀察 E 類功率放大器的電路圖可發現與一般功率放大器最大的不同 在電晶體的汲極與源極之間並聯了一個電容 Cd，該電容是用來使跨在汲極與源 極兩端的電壓與流過電晶體的電流之間保持一固定相位差，讓電晶體工作上不會 同時具有電壓 Vd與電流 isw，如此可避免功率消耗於電晶體上而降低放大器之轉 換效率，一個理想的 E 類功率放大器可達到 100%的轉換效率，而已實現之 E 型 功率放大器的轉換效率約可達 70%左右[2]~[6]，在本計畫中也已成功開發出一套 可用來精準分析 E 類功率放大器之理論模型並加以程式化以方便用來實現 MMIC 設計。目前分別利用國內廠商提供之 GaAs HBT 與 pHEMT 製程成功設計 出輸出功率 20 dBm 以上，功率增加效率大於 70%之 E 類功率放大器，其效能相 較於目前文線所發表之實例有過之而無不及。相關測試板照片圖與量測結果可參 考圖五及六所示。 四、 討論與結論 本計畫第一年到目前為止的研究成果主要為建立 EER 架構中關鍵射頻元件 -E 類功率放大器之理論分析模型，並予以 MMIC 形式具體實現，效能超越目前
文獻所記載之實例，相關成果正在整理準備發表中。第一年所要完成之 EER 架 構也將進入實質整合測試階段。此外第二年所將進行採用雙點差異積分調制方式 之頻率合成器架構亦有進展，目前傳輸速率可達 2 Mbps，而且頻率切換速度也 可高達每秒 100k 次，性能十分優異，相關成果也即將撰文發表。
五、 參考文獻
[1] L.R. Kahn, “Single sideband transmission by envelope elimination and restoration,” Proc. IRE, vol. 40, pp .803-806, Jul. 1952.
[2] K.C. Tsai and P.R. Gray, “A 1.9-GHz, 1-W CMOS class-E power amplifier for
wireless communications,” IEEE J. Solid-State Circuits, vol. 34, pp. 962-970, July
1999.
[3] S.H.L. Tu and C. Toumazou, “Highly efficient CMOS class E power amplifier for wireless communications,” Proc. in IEEE ISCAS, pp. 530-533, 1998.
[4] G.K. Wang and S.I. Long, “An 800 MHz HBT class-E amplifier with 74% PAE at 3.0 volts for GMSK,” Proc. in GaAs IC Symp., pp. 299-302, 1999.
[5] D.K Choi and S.I. Long, “A physically based analytic model of FET class-E
power amplifiers – designing for maximun PAE,” IEEE Trans. Microwave Theory
Tech., vol. 47, no. 9, pp. 1712-1720, Sep. 1999.
[6] A.J. Wilkinson and J.K.A. Everard, “Transmission-line load-network topology for
Class-E power amplifier,” IEEE Trans. Microwave Theory Tech., vol. 49, pp.
1202-1210, June 2001.
[7] D. Su and W.J. McFarland, “An IC for linearizing RF power amplifiers using
envelope elimination and restoration,” IEEE J. Solid-State Circuits, vol. 33, pp.
2252–2258, Dec. 1998.
[8] M. Faulkner and M. Johansson, “Adaptive linearization using
predistortion-experimental results,” IEEE Trans. Vehicular Technol., vol. 43, pp.
323-332, May 1994.
[9] S. Andreoli, H.G. McClure, P. Banelli and S. Cacopardi, “Digital linearizer for RF
amplifiers,”IEEE Trans. Broadcasting, vol. 43, pp. 12-19, March 1997.
[10] W.K. Hyun, S.C. Youn, and H.Y. Dae, “On compensating nonlinear distortions of
an OFDM system using an efficient adaptive predistorter,” IEEE Trans.
Communication, vol. 47, pp. 522-526, April 1999.
[11] J.K. Jau and T.S. Horng, " Linear interpolation scheme for compensation of path-delay difference in an envelope elimination and restoration transmitter," Proc. in Asia-Pacific Microwave Conf., pp. 1072-1075, 2001.
[12] K. C. Peng, J. K. Jau and T. S. Horng, “A novel EER transmitter using two-point delta-sigma modulation scheme for WLAN and 3G applications.” to appear in IEEE MTT-S International Microwave Symposium, 2002.
Rectangular to Polar DAC Class-E PA Class-S Amplifier I Q Envelope,A[n] Phase,θ [n] DAC RF F r actional-N Synthesizer d dt Frequency,fFM[n] From Channel Selector 圖一 本計畫規劃之結合TP-Ä ÓM及EER技術之新式發射機架構 圖二 傳統 EER 架構 Phase Modulator Class-E power amplifier Class-S power amplifier OFDM & Envelope and Phase Calculation θ(t) E(t) fLO FPGA Input data stream DAC DAC 圖三 本計畫規劃之 EER 架構 圖十四：E 類功率放大器架構與相對元件之設計參數表
Input Output 4.5cm 3cm E 圖五 本計畫所實現E類功率放大器測試板照片 輸出功率與功率增加效益對輸入功率關係圖 圖六 E類功率放大器輸出功率與功率增加效率相對於輸入功率之量測結果
